Báo cáo cuối kì môn Thiết kế vi mạch VLSI

BÀI 1. MÔ PHỎNG ĐẶC TUYẾN IV CMOS 1.1 MỤC TIÊU • Sử dụng được phần mềm thiết kế vi mạch, Cadence. • Thiết kế và mô phỏng đặc tuyến IV của cmos • Phân tích các thông số thiết kế. 1.2 ĐẶC TUYẾN IV NMOS Mô phỏng và vẽ đặc tuyến IV của nMOS và pMOS. Vẽ đặc tuyến của nMOS trên cùng một đồ thị với mức điện áp Vgs = 0.6V, Vgs = 0.8V, Vgs = 1.0V. Vẽ đặc tuyến của pMOS trên cùng một đồ thị với mức điện áp Vgs = –0.6V, Vgs = –0.8V, Vgs = –1.0V. Kết quả đúng giống như để cho

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH

KHOA ĐIỆN ĐIỆN TỬ

BỘ MÔN KỸ THUẬT MÁY TÍNH - VIỄN THÔNG

BÁO CÁO TIỂU LUẬN

MÔN HỌC: THIẾT KẾ VI MẠCH VLSI

NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

Sinh viên: TRẦN ĐỨC VIỆT

MSSV: 18149204

VÕ QUANG THÔNG

MSSV: 20161267

BẢN PHÂN CÔNG

Mục lục

BÀI 1 MÔ PHỎNG ĐẶC TUYẾN I-V CMOS 4

1.1 MỤC TIÊU 4

1.2 ĐẶC TUYẾN I-V CMOS 4

1.3 KẾT LUẬN 11

BÀI 2 MÔ PHỎNG ĐẶC TÍNH DC CỦA MỘT BỘ INVERTER 12

2.1 MỤC TIÊU 12

2.2 ĐẶC TÍNH DC CỦA MỘT BỘ INVERTER 12

2.3 KẾT LUẬN 17

BÀI 3 THIẾT KẾ VÀ MÔ PHỎNG CỔNG LOGIC 18

3.1 MỤC TIÊU 18

3.2 CỔNG AND 2 NGÕ VÀO 18

3.3 CỔNG OR 2 NGÕ VÀO 23

3.4 CỔNG XOR 2 NGÕ VÀO 29

3.5 KẾT LUẬN 32

BÀI 4: THIẾT KẾ, MÔ PHỎNG, TÍNH CÔNG SUẤT TIÊU THỤ CỦA CÁC MẠCH SỐ 33

4.1 MỤC TIÊU 33

4.2 MẠCH CỘNG 1 BIT TOÀN PHẦN 33

4.3 MẠCH CỘNG 8 BIT TỪ CÁC MẠCH CỘNG 1 BIT TOÀN PHẦN 42

4.4 MẠCH TRỪ NHỊ PHÂN 8 BIT TỪ MẠCH CỘNG NHỊ PHÂN 8 BIT 46

BÀI 1 MÔ PHỎNG ĐẶC TUYẾN I-V CMOS

1.1 MỤC TIÊU

• Sử dụng được phần mềm thiết kế vi mạch, Cadence

• Thiết kế và mô phỏng đặc tuyến I-V của cmos

• Phân tích các thông số thiết kế

1.2 ĐẶC TUYẾN I-V NMOS

1.2.1 Sơ đồ nguyên lý

Hình 1 Sơ đồ nguyên lý nMOS Các thông số cài đặt cho quá trình mô phỏng:

- Chiều dài nMOS: 0.13u

- Chiều rộng nMOS: 1.16u

- Gán biến “vgs” vào nguồn vào chân G

- Nguồn 3.3V nối vào chân S

• Cài đặt giá trị vgs thay đổi từ 0.6 đến 1:

Hình 2 Cài đặt thống số nMOS

• Chọn rõ ra và mô phỏng:

Hình 3 Chọn rõ ra và mô phỏng cho nMOS

• pMOS

Hình 4 Sơ đồ nguyên lý pMOS Các thông số cài đặt cho quá trình mô phỏng:

- Gán biến “vgs” vào nguồn vào chân G

- Nguồn 1.2V nối vào chân S

• Cài thông số cho pmos

Hình 5 Cài đặt thông số cho pMOS

- Chiều dài pMOS: 0.13um

- Chiều rộng pMOS: 1.3um

• Cài đặt thông số cho ngõ vào đặt biến ngõ vào là vgs:

• Cài đặt thông số cho nguồn:

Hình 7 Cài đặt thông số cho nguồn:

• Chọn ngõ ra để mô phỏng:

Hình 8 Chọn ngõ ra để mô phỏng

• Chọn giá trị biến thay đổi:

Hình 9 Chọn giá trị biến thay đổi:

1.2.2 Kết quả mô phỏng:

Hình 10: Kết quả mô phỏng đặc tuyến nmos

Hình 11: Kết quả mô phỏng đặc tuyến pmos

1.3 KẾT LUẬN

Mô phỏng và vẽ đặc tuyến I-V của nMOS và pMOS Vẽ đặc tuyến của nMOS trên cùng một đồ thị với mức điện áp Vgs = 0.6V, Vgs = 0.8V, Vgs = 1.0V Vẽ đặc tuyến của pMOS trên cùng một đồ thị với mức điện áp Vgs = –0.6V, Vgs = –0.8V, Vgs = –1.0V

Kết quả đúng giống như để cho

BÀI 2 MÔ PHỎNG ĐẶC TÍNH CỦA MÔT BỘ

INVERTER

2.1 MỤC TIÊU

- Mô phỏng được đặc tính DC với các giá trị β = 0.1; 0.5; 1; 2; 10

- Phân tích và so sánh được kết quả mô phỏng với lý thuyết

• Cài đặt thông số cho pmos

Hình 13 Cài đặt thông số pmos

• Cài đặt thông số cho nmos

Hình 14 Cài đặt thông số pmos

• Sau khi đã đóng gói → lấy ra cấp nguồn và xung để mô phỏng

• Chọn thông số cho nguồn:

Hình 15 Chọn thông số cho nguồn

• Chọn thông số cho xung ngõ vào

Hình 16 Chọn thông số cho xung ngõ vào

• Chọn ngõ ra và cài đặt thông số biến a:

Hình 17 Chọn ngõ ra và cài đặt thông số biến a

• Chọn giá trị thay đổi của biến:

Hình 18 Chọn giá trị thay đổi của biến

• Thay đổi giá trị để giống như đề bài:

Các thông số cài đặt cho quá trình mô phỏng:

- Nguồn 1V nối vào chân Vdd

- Chân Vss nối đất

- Xung ngõ vào được nối vào chân A với chiều dài xung là 10us và có chu kì 20us

Hình 19 Thay đổi giá trị để giống như đề bài:

1.2.2 Kết quả mô phỏng

Hình 20 Kết quả mô phỏng bộ inverter

Hình 21: Kết quả mô phỏng đặc tính của một bộ inverter Trong đó:

2.3 KẾT LUẬN

- Mô phỏng được đặc tính DC với các giá trị β = 0.1; 0.5; 1; 2; 10

- Phân tích và so sánh được kết quả mô phỏng với lý thuyết

- Từ lý thuyết ta dã mô phỏng được đặc tính DC với các giá trị β = 0.1; 0.5; 1; 2; 10 và kết luận được hệ số β càng lớn thì độ trễ của cổng Inverter càng tăng

BÀI 3 THIẾT KẾ VÀ MÔ PHỎNG CỔNG LOGIC

3.1 MỤC TIÊU

- Thiết kế được và mô phỏng các cổng logic: AND 2 ngõ vào, OR 2 ngõ vào XOR 2 ngõ vào

- Phân tích và so sánh được kết quả mô phỏng với lý thuyết

3.2 THIẾT KẾ VÀ MÔ PHỎNG CỔNG AND 2 NGÕ VÀO

• Sau khi đã vẽ sơ đồ nguyên lý → tiến hành đóng gói và nối nguồn:

Hình 23 Sơ đồ nguyên lý cổng and

- Các thông số cài đặt cho quá trình mô phỏng:

Nối nguồn vào cổng AND và cài đặt thông số như hình:

Nối ngõ vào A nguồn xung cho cổng AND và cài đặt thông số như hình:

Hình 25 Các thông số cài đặt cho quá trình mô phỏng:

- Chiều dài pMOS và nMOS: 0.13um

- Chiều rộng pMOS và nMOS: 0.16um

Nối ngõ B vào nguồn xung cho cổng AND và cài đặt thông số như hình:

Hình 26 Các thông số cài đặt cho quá trình mô phỏng:

- Nguồn xung Vpulse nối ngõ vào In, thiết lập các thông số như sau:

+ Vpluse1 được nối vào chân A với chiều dài xung là 10us có chu kì

+ Vpluse2 được nối vào chân B với chiều dài xung là 5us và có chu kì 10us

Chọn Output → Tu Be Plotted → Chọn các ngõ vào và ngõ ra để mô phỏng

Hình 27 Chọn các ngõ vào và ngõ ra để mô phỏng

3.3.2 Kết quả mô phỏng

Hình 28: Kết quả mô phỏng cổng NAND 2 ngõ vào

Một cổng AND có 2 đầu vào và 1 đầu ra Mỗi giá trị này có thể

có giá trị 0 hoặc 1 và giá trị đầu ra phụ thuộc vào 2 giá trị đầu vào Đầu ra chỉ là 1 khi cả hai giá trị đầu vào là 1

3.3 KẾT LUẬN

Từ kết quả mô phỏng đúng với trạng thái hoạt động của cổng NAND

• Sau khi có cổng NAND thì thì ta vẽ ghép lại để tạo cổng OR như hình:

Hình 30 Sau khi có cổng

Hình 31 Sơ đồ ngyên lý của cổng OR 2 ngõ vào

• Sau khi có cổng OR → Đóng gói và lấy ra để mô phỏng:

Hình 32 Đóng gói và lấy ra để mô phỏng:

• Nối nguồn vào cổng OR và cài đặt thông số như hình:

Các thông số cài đặt cho quá trình mô phỏng:

• Nối ngõ vào A nguồn xung cho cổng OR và cài đặt thông số như hình:

Hình 34 Các thông số cài đặt cho quá trình mô phỏng:

• Xung ngõ vào được nối vào chân A với chiều dài xung là 10us có chu kì 20us, B với chiều dài xung là 5us và có chu kì 10us

• Nối ngõ B vào nguồn xung cho cổng OR và cài đặt thông số như hình:

Hình 35 Các thông số cài đặt cho quá trình mô phỏng:

• Chọn ngõ vào và ngõ ra để mô phỏng

Hình 36 Các thông số cài đặt cho quá trình mô phỏng

3.4.2 Kết quả mô phỏng

Sinh viên trình bày kết quả thông qua hình ảnh của các dạn tín hiệu mô phỏng được, các kết quả phải được phân tích

Hình 36: Kết quả mô phỏng cổng OR 2 ngõ vào

• Ngõ vào bằng 1 thì ngõ ra bằng 1, nếu 2 ngõ vào bằng 0 thì ngõ ra bằng 0

3.5 KẾT LUẬN

Từ kết quả mô phỏng đúng với trạng thái hoạt động của cổng OR

• Sau khi ghép → đóng gói và lấy ra nối nguồn để tiến hành mô phỏng: Các thông số cài đặt cho quá trình mô phỏng:

Hình 38 đóng gói và lấy ra nối nguồn để tiến hành mô phỏng:

• Nối nguồn vào cổng OR và cài đặt thông số như hình:

Hình 39 Các thông số cài đặt cho quá trình mô phỏng

• Nguồn 1.2V nối vào chân Vdd

• Chân Vss nối đất

• Nối ngõ vào A nguồn xung cho cổng OR và cài đặt thông số như hình:

Hình 40 Các thông số cài đặt cho quá trình mô phỏng

• Xung ngõ vào được nối vào chân A với chiều dài xung là 10us có chu kì 20us,

B với chiều dài xung là 20us và có chu kì 20us

• Nối ngõ B vào nguồn xung cho cổng OR và cài đặt thông số như hình:

3.6.2 Kết quả mô phỏng

Hình 42: Kết quả mô phỏng cổng OR 2 ngõ vào

• 2 ngõ vào giống nhau thì ngõ ra bằng 0 và giống nhau sẽ ra 1

3.7 KẾT LUẬN

Từ kết quả mô phỏng đúng với trạng thái hoạt động của cổng OR

BÀI 4: THIẾT KẾ, MÔ PHỎNG, TÍNH CÔNG SUẤT

TIÊU THỤ CỦA CÁC MẠCH SỐ

4 MỤC TIÊU

- Thiết kế, mô phỏng, tính công suất tiêu thụ của các mạch số: Mạch cộng

8 bit từ các mạch cộng 1 bit toàn phần, mạch trừ 8 bit từ mạch cộng 8 bit, trong đó mạch cộng 8 bit được thiết kế từ các mạch cộng toàn phần 1 bit, mạch nhân 4 bit

- Ghép các cổng AND, OR, XOR để tạo ra mạch cộng fulladder 1 bit

HÌnh 43 Ghép các cổng AND, OR, XOR để tạo ra mạch cộng fulladder 1 bit

- Nguồn 1.2V nối vào chân Vdd

- Chân Vss nối đất

• Sau khi mạch cộng fulladder 1 bit → ghep các mạch fulladder 1 bit lại

để được mạch cộng fulladder 8 bit

Hình 44 ghep các mạch fulladder 1 bit lại để được mạch cộng fulladder 8 bit

- Nguồn 1.2V nối vào chân Vdd

- Chân Vss nối đất

• Tiến hành đóng gói mạch cộng fulladder 8 bit và lấy ra thêm ngõ và để tiếng hành mô phỏng

Hình 45 Tiến hành đóng gói mạch cộng fulladder 8 bit và lấy ra thêm ngõ và

để tiếng hành mô phỏng

- Nguồn 1.2V nối vào chân Vdd

- Chân Vss nối đất

Các thông số cài đặt cho quá trình mô phỏng:

• Cài đặt thông số cho ngõ và A0 – A7:

HÌnh 46 Cài đặt thông số cho ngõ và A0 – A7:

• Cài đặt thông số cho ngõ và B0 – B7:

• Chọn các ngõ ra để mô phỏng kết quả

Hình 50 Chọn các ngõ ra để mô phỏng kết quả

4.1.2 Kết quả mô phỏng

4.1.3 Công suất của mạch cộng 8 bit

- Đường màu đỏ là đường VDD

- Dường màu xanh lá là đường GND

- Đường mùa hồng là đường Công suất của mạch

• Công suất trung bình của mạch

Hình 54 Công suất trung bình của mạch fulladder 8 bit

4.2 MẠCH TRỪ NHỊ PHÂN 8 BIT TỪ MẠCH CỘNG NHỊ PHÂN 8 BIT

- Cho biến từ A0 – A7:

Hình 57 Cho biến từ A0 – A7:

4.2.2 Kết quả mô phỏng

Thiết lập các ngõ vào cho mạch trừ

Hình 58 Thiết lập giá trị cho các biến ngõ vào mạch trừ

Hình 59 Thiết lập giá trị cho các biến ngõ vào mạch trừ

Hình 60 Kết quả mô phỏng của mạch trừ 8bit Phân tích kết quả mô phỏng: Các giá trị biến ngõ vào thiết lập ban đầu như trên

là A = 00000010 và B = 00000011 thì kết quả của phép trừ này là 00000010 tương đồng với kết quả mô phỏng như trên

4.2.3 Công suất của mạch trừ 8 bit

* Biểu đồ công suất

Hình 61 Biểu đồ công suất của mạch trừ 8 bit

• Công suất trung bình:

Hình 62 Công suất trung bình của mạch trừ 8 bit

Hình 65 Mạch nhân 4 bit

• Thiết lập thông số ngõ vào để mô phỏng kết quả:

Hình 66 Thiết lập các thông số đo

Hình 67 Kết quả phép nhân 4 bit

4.5.3 Công suất mạch nhân 4 bit

* Biểu đồ công suất:

Hình 68 Biểu đồ công suất mạch nhân 4 bit

• Công suất trung bình:

4.6 KẾT LUẬN

Từ các cổng cơ bản ta có thể phối hợp tạo thành nhiều mạch đa dạng với chức năng khác nhau nhưng không làm mất đi các dặc tính của nMOS và pMOS