Nhóm 8 SỬ DỤNG BỘ MUX THIẾT KẾ MẠCH TẠO VÀ KIỂM TRA CHẴN CÁC CHUỖI DỮ LIỆU 5 BIT

SỬ DỤNG BỘ MUX THIẾT KẾ MẠCH TẠO VÀ KIỂM TRA CHẴN CÁC CHUỖI DỮ LIỆU 5 BIT 2.2 Mạch kiểm tra chuỗi dữ liệu chẵn 2.2.1 Nguyên lý mạch kiểm tra chẵn Tương tự như ở phần tạo bit parity chẵn ta có 4 bit dữ liệu S0, S1, S2, S3, S4 và có thêm một bit dữ liệu khi tạo ra là P. P là bit dữ liệu bất kì được tạo ra nên ta coi mạch kiểm tra là 6 bit dữ liệu. Nếu chuỗi dữ liệu không là chẵn thì bit E (Error) sẽ bằng 1 và chuỗi dữ liệu truyền đi bị lỗi. Từ bảng chân lý kiểm tra bit chẵn trên ta thấy có 6 bit đầu vào điều khiển cho bộ MUX nên ta có ba cách chọn: Cách một: Chọn hai bộ MUX 81 để gộp 6 bit thành 2 bit và một bộ MUX 41 để gộp 2 bit thành 1 bit. Cách hai: nối tiếp 6 bộ MUX 41 để tìm ra dữ liệu có lỗi hay không. Cách ba: Sử dụng bộ MUX 161 và 1 bộ MUX 41 Với ba cách chọn IC MUX ở trên ta thấy cách 3 là hợp lý nhất nhưng do IC MUX 161 trên thị trường khá khan hiếm nên nhóm đã chọn cách một để làm mạch kiểm tra này.

BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

KHOA CƠ KHÍ -

ĐỒ ÁN MÔN HỌC

KỸ THUẬT XUNG SỐ

SỬ DỤNG BỘ MUX THIẾT KẾ MẠCH TẠO

VÀ KIỂM TRA CHẴN CÁC CHUỖI DỮ LIỆU 5 BIT

GVHD: Ths Hà Thị Phương

Lớp, Khóa: 20231FE6021002 K15

Sinh viên: Ma Văn Hùng - 2020604080

Lê Thị Phương Huệ - 2020405498 Cao Phan Lương - 2020605618

HÀ NỘI, 25 THÁNG 12 NĂM 2023

LỜI CẢM ƠN

Lời đầu tiên, em xin gửi lời cám ơn chân thành đến cô Hà Thị Phương, người đã dành thời gian và kiến thức tận tâm để hỗ trợ và hướng dẫn em trong quá trình hoàn thành công việc thiết kế mạch Sự sự giúp đỡ của cô không chỉ giúp em nắm vững kiến thức mà còn tạo điều kiện thuận lợi để em phát triển kỹ năng và kiến thức cá nhân

Cô đã không ngừng khích lệ và hỗ trợ em vượt qua những thách thức trong quá trình học tập và nghiên cứu Nhờ có sự hướng dẫn và sự động viên từ cô, em đã có thể hoàn thành công việc thiết kế mạch với hiệu suất tốt nhất

Em hết sức biết ơn với tình cảm và sự nhiệt huyết mà cô Hà Thị Phương và cũng đồng thời cám ơn quý thầy cô và các bạn phần nào giúp nhóm mình hoàn thành đề tài này

Trong đề tài không tránh khỏi sự thiếu sót rất mong sự góp ý của cô và các bạn để

đề tài được hoàn thiện hơn

Hà nội, ngày 25 tháng 12 năm 2023

Nhóm 8

TÓM TẮT ĐỒ ÁN

Đồ án này trình bày về “Sử dụng bộ MUX thiết kế mạch tạo và kiểm tra chẵn cho chuỗi dữ liệu 5 bit” Tập trung vào việc áp dụng bộ Multiplexer (MUX) trong việc tạo ra các bit chẵn từ dãy bit đầu vào Trong ngữ cảnh này, MUX đóng vai trò quan trọng trong việc lựa chọn và kết hợp các tín hiệu đầu vào theo các điều kiện kiểm soát

cụ thể

Đề tài này bao gồm việc nghiên cứu về cách thức hoạt động của bộ MUX, các ứng dụng của MUX trong việc xử lý dữ liệu số, và cách mà MUX có thể được sử dụng để tạo ra các bit chẵn từ dãy bit đầu vào Nó cũng có thể xoay quanh việc phân tích, thiết

kế, và triển khai mạch logic sử dụng bộ MUX nhằm tạo ra một mô hình hoặc ứng dụng

cụ thể

Các nghiên cứu và dự án liên quan đến đề tài này có thể đặt ra các vấn đề như cải thiện hiệu suất, tối ưu hóa mạch logic, tích hợp mạch, và tính ứng dụng trong các hệ thống số phức tạp hơn Đồng thời, đề tài cũng có thể đi sâu vào việc phân tích sự ứng dụng của mạch tạo bit chẵn trong ngữ cảnh của các ứng dụng cụ thể trong lĩnh vực kỹ thuật điện tử, viễn thông, và máy tính

MỤC LỤC

CHƯƠNG 1 MỞ ĐẦU 5

1.1 Tổng quan 5

1.2 Nhiệm vụ đề tài 5

1.3 Phân chia công việc trong nhóm 6

CHƯƠNG 2 LÝ THUYẾT 7

2.1 Bộ dồn kênh MUX 7

2.1 Mạch tạo Bit Parity chẵn 7

2.1.1 nguyên lý tạo Bit Parity chẵn 7

2.1.2 Cách kết nối các bộ MUX 8

2.1.3 Cấu tạo mạch tạo bit chẵn 10

2.2 Mạch kiểm tra chuỗi dữ liệu chẵn 11

2.2.1 Nguyên lý mạch kiểm tra chẵn 11

2.2.2 Cách kết nối các bộ MUX để tạo ra mạch 13

2.2.3 Cấu tạo mạch kiểm tra bit chẵn 13

CHƯƠNG 3 THIẾT KẾ, MÔ PHỎNG VÀ THỰC HIỆN PHẦN CỨNG 15

3.1 Yêu cầu thiết kế 15

3.2 Phân tích thiết kế 15

3.2.1 Tạo tín hiệu đầu vào 15

3.2.2 Tạo bộ nguồn ổn định 5V 16

3.2.3 Báo tín hiệu 16

3.3 Thiết kế mạch nguyên lý 17

3.4 Mô phỏng mạch trên phần mềm Proteus 20

3.5 Thiết kế mạch In trên phần mềm Altium 21

CHƯƠNG 4 KẾT QUẢ THỰC HIỆN 22

4.1 Đo đạc và kiểm nghiệm mạch sau khi hoàn thiện 22

4.1.1 Cách thức đo đạc 22

4.1.2 Tiến hành đo và kiểm nghiệm 22

4.2 Kết luận sau khi đo đạc 23

4.2.1 Trước khi cắm điện cho hoạt động 23

4.2.2 Sau khi cắm điện 23

4.3 Đánh giá kết quả làm việc nhóm 24

CHƯƠNG 5 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 25

5.1 Kết luận: 25

5.2 Phương hướng phát triển cho đề tài 25

CHƯƠNG 6 TÀI LIỆU THAM KHẢO 26

DANH MỤC HÌNH ẢNH

Hình 1: Sơ đồ khối mạch MUX 7

Hình 2 ghép hai bộ MUX 8 -1 9

Hình 3 ghép bộ MUX 8 -1 và bộ MUX 4-1 9

Hình 4 Mắc công tắc theo cách 1 15

Hình 5 Mắc công tắc theo cách 2 15

Hình 6 Nguyên lý mạch nguồn 5V sử dụng IC 7805 16

Hình 7 Bật đèn led bằng cách nối đất 16

Hình 8 Bật đèn led bằng cách nối nguồn 16

Hình 9 Nguyên lý mạch tạo bit chẵn 17

Hình 10 Nguyên lý mạch kiểm tra chẵn 18

Hình 11 Mạch tạo dữ liệu đầu vào 19

Hình 12 Mạch hiển thị LED 19

Hình 13 Mô phỏng mạch tạo và kiểm tra với dữ liệu vào là 10000 20

Hình 14 Mô phỏng mạch tạo và kiểm tra với dữ liệu vào là 10100 20

Hình 15 Mô phỏng mạch tạo và kiểm tra với dữ liệu bị lỗi bit S4 21

Hình 16 Mạch In được thiết kế trên phần mềm ALTIUM 21

Hình 17 Mạch điện mặt trước 22

Hình 20 Kết quả đo điện áp đầu vào IC 24

DANH MỤC BẢNG BIỂU Bảng 1 Phân công nghiệm vụ, công việc và thời gian hoàn thành 6

Bảng 2: Bảng trạng thái mạch tạo bit chẵn sử dụng bộ MUX cho buỗi 5 bit 7

Bảng 3 Bảng trạng thái S0 S1 S2 điều khiển bộ MUX 8-1 10

Bảng 4 Nguyên lý tạo bit chẵn từ bit S3, S4 và đầu ra mạch tạo chẵn 10

Bảng 5 Bảng trạng thái mạch kiểm tra bit chẵn 11

Bảng 6 Bảng chân lý tạo bit chẵn từ 3 bit S3, S4, P 14

Bảng 7 Bảng chân lý tạo Bit chẵn từ đầu ra của 2 mạch tạo chẵn 14

Bảng 8 Thông số thu được khi đo đạc 22

Bảng 9 Đánh giá chất lượng hoạt động nhóm theo từng thành viên 24

CHƯƠNG 1 MỞ ĐẦU

1.1 Tổng quan

Trong lĩnh vực kỹ thuật số, thiết kế mạch tạo bit chẵn phản ánh một khía cạnh quan trọng của việc đảm bảo tính toàn vẹn dữ liệu và độ tin cậy của hệ thống thông tin Nguyên lý cơ bản của mạch tạo bit chẵn là thêm một bit vào cuối một chuỗi bit nhất định để làm cho tổng số bit chẵn nhất định có giá trị chẵn Điều này thường được thực hiện thông qua các cấu trúc logic, như cổng XOR, để xác định số lượng bit của một trong hai trạng thái - thường là bit '0' hoặc '1' - trong một chuỗi dữ liệu và sau đó thêm một 'bit chẵn' thích hợp

Những ưu điểm của mạch tạo bit chẵn là không thể bàn cãi: nó cung cấp một cách đơn giản và hiệu quả để tăng cường độ tin cậy mà không yêu cầu nhiều nguồn lực

bổ sung Chúng cũng cung cấp cho các nhà thiết kế linh động trong việc tích hợp với các hệ thống kỹ thuật số khác mà không gặp quá nhiều rắc rối về tương thích hay cấu hình

Tuy vậy, mạch tạo bit chẵn cũng có nhược điểm Ví dụ, nó chỉ có khả năng phát hiện lỗi đơn giản như bit bị thay đổi từ '0' thành '1' hoặc ngược lại và không thể phát hiện các lỗi phức tạp hơn hoặc các lỗi xảy ra theo mẫu Do đó, trong một số ứng dụng cần độ tin cậy cao, việc sử dụng mạch tạo bit chẵn có thể phải được kết hợp với các phương pháp

1.2 Nhiệm vụ đề tài

- Phân tích Đầu Vào dữ liệu: Xác định chuỗi dữ liệu 5 bit đầu vào

- Xác định Bit Chẵn: Tính toán bit chẵn cho chuỗi 5 bit đầu vào

- Thiết kế Mạch sử dụng MUX: tính toán tạo bit chẵn cho chuỗi dữ liệu 5 bit đầu vào với bộ MUX Bằng cách kiểm tra 5 bit nếu là lẻ thì thêm “1” để dãy bit là chẵn Và ngược lại “0” nếu chuỗi bit là chẵn

- Thiết lập Tín hiệu Điều khiển (Select Lines): Xác định và thiết lập các tín hiệu điều khiển cho MUX

- Kiểm tra và Debug Mạch: Sau khi mạch được thiết kế, cần phải thực hiện kiểm tra để đảm bảo rằng nó hoạt động hợp lý

- Xác minh Chức năng Kiểm Tra: Kiểm tra xem mạch có thể đúng đắn nhận diện trạng thái chẵn của dữ liệu 5 bit (tức là, có tổng số bit '1' chẵn hay không)

1.3 Phân chia công việc trong nhóm

Bảng 1 Phân công nghiệm vụ, công việc và thời gian hoàn thành

STT Công việc

Ngày bắt đầu

Ngày kết thúc

Trạng thái

Người thực hiện

Ghi chú

1 Tìm hiểu nôi dung

kiến thức 21/11 25/11

Hoàn thành

Huệ, Lương, Hùng

Thống nhất ý kiến

2 Phân tích nguyên lý

mạch tạo bit chẵn 25/11 26/11

Hoàn thành Huệ

Làm vội nên thiết kế sai phần tạo dữ liệu

6 Tìm mua các linh

kiện 31/11 31/11

Hoàn thành Lương

Mua thiếu nên phải mua nhiều lần

7 In mạch và ăn mòn

trên Phíp đồng 31/11 5/12

Hoàn thành Huệ

Mạch ăn mòn còn nhiều lỗi

8 Lắp ráp linh kiện

hoàn thiện mạch In 5/12 10/12

Hoàn thành Hùng

Mạch bị lỗi do không nối đất cho đầu vào IC

10 Sửa lại mạch trên

phần mềm Altium 15/12 16/12

Hoàn thành Hùng Sửa và mô phỏng lại

11 In mạch và ăn mòn

trên Phíp đồng 16/12 18/12

Hoàn thành Huệ Làm lại mạch mới

12 Lắp ráp linh kiện

hoàn thiện mạch In 18/12 20/12

Hoàn thành Hùng

13 Viết báo cáo 15/12 25/12 Hoàn

thành Huệ Trễ deadline

14 Thiết kế Slide

thuyết trình 17/12 25/12

Hoàn thành Lương Trễ deadline

CHƯƠNG 2 LÝ THUYẾT

2.1 Bộ dồn kênh MUX

Bộ ghép kênh là mạch có 2n đầu vào biến, n đầu vào điều khiển, 1 đầu vào chọn mạch và một đầu ra Tùy theo giá trị của n đầu vào điều khiển mà đầu ra sẽ bằng một trong những giá trị ở đầu vào

2.1.1 nguyên lý tạo Bit Parity chẵn

Ta có 5 đầu vào S0, S1, S2, S3, S4 và 1 đầu ra P (P là Parity bit Với P là bit thêm vào để chuỗi bit dữ liệu luôn là chẵn) có bảng trạng thái logic sau:

Bảng 2: Bảng trạng thái mạch tạo bit chẵn sử dụng bộ MUX cho buỗi 5 bit

Từ yêu cầu đề bài có 5 bit dữ liệu tương ứng với 5 bit để điều khiển bộ MUX Với

bộ MUX 8-1 ta có 3 bit điều khiển, 8 ngõ vào và 2 ngõ ra Y và 𝑌 Mà ta cần kiểm tra 5 bit dữ liệu nên một bộ MUX 8-1 là không đủ để thực hiện yêu cầu Nếu ta sử dụng bộ

MUX 16-1 với 4 bit điều khiển, 16 bit vào dữ liệu, và 2 bit ra dữ liệu vẫn không đủ khả năng để thực hiện yêu cầu

Vì vậy ta cần ghép 2 bộ MUX để thực hiện yêu cầu kiểm tra 5 bit dữ liệu trên

Ở cách ghép này ta dùng bộ MUX 8-1 kiểm tra 3 bit dữ liệu sau đó cho ra kết quả

là chẵn và lẻ ở hai đầu ra Y và 𝑌 Với 2 bit này ta lại đưa vào đầu vào dữ liệu ở bộ MUX 4-1 và hai đầu vào điều khiển kết nối với hai bit dữ liệu còn lại cần kiểm tra

Hình 3 Ghép bộ MUX 8 -1 và bộ MUX 4-1

2.1.3 Cấu tạo mạch tạo bit chẵn

So sánh 2 kết nối này ta thấy cách kết nối 2 bộ MUX cho kết quả tốt hơn vì tiết kiệm được 1 bộ MUX 4-1 hơn nữa, ít phải nối dây hơn vì thể cho khả năng đi dây tốt hơn trên mạch in Vì vậy nhóm chọn cách 2 đối với đồ án này

 Xét S0 S1 S2 điều khiển bộ MUX 8-1 với đầu vào điều khiển và 2 đầu ra Y và 𝑌 Với 3 bit đầu vào điều khiển tương ứng với 8 trạng thái có thể xảy ra Mà parity bit thêm vào để chuỗi dữ liệu luôn là chẵn nên với dữ liệu nào là lẻ thì parity bit sẽ bằng 1,

ta có bảng trạng thái của bộ MUX như sau:

Bảng 3 Bảng trạng thái S0 S1 S2 điều khiển bộ MUX 8-1 S2 S1 S0 D0 D1 D2 D3 D4 D5 D6 D7 P Y Y

Nếu Y = 0; Y = 1 → 3 bit dữ liệu S0, S1, S2 là số chẵn

Nếu Y = 1; Y = 0 → 3 bit dữ liệu S0, S1, S2 là số lẻ

 Xét S3 S4 là đầu vào điều khiển cho bộ MUX 4-1

Với 2 bit đầu vào điều khiển tương ứng với 4 trạng thái có thể xảy ra khi 2 bit là

lẻ thì thêm một bit bằng 1 để hai bit dữ liệu là chẵn Chính vì vậy ta có bảng trạng thái:

Bảng 4 Nguyên lý tạo bit chẵn từ bit S3, S4 và đầu ra mạch tạo chẵn

Vì không thể tối thiểu hóa hàm bằng phương pháp bìa Karnaugh nên nhóm sử dụng phương pháp đại số bool để tối thiểu hóa hàm trên

 Nếu 𝑃 = 𝑌 = 1 → Hai bit S4 và S3 là số lẻ Mà số lẻ sẽ phụ thuộc vào hai đầu vào dữ liệu D1 và D2 tín hiệu có ở mức 1 hay không Nếu 𝑌 = 1 tức là S0, S1, S2 là chẵn và kết quả cho ra sẽ là lẻ Vậy khi truyền chuỗi dữ liệu 5 bit qua hai bộ MUX 8-1 và MUX 4 -1 ta thu được một bit P khi kết hợp với chuỗi ban đầu ta sẽ được một chuỗi dữ liệu 6 bit luôn chẵn

2.2 Mạch kiểm tra chuỗi dữ liệu chẵn

2.2.1 Nguyên lý mạch kiểm tra chẵn

Tương tự như ở phần tạo bit parity chẵn ta có 4 bit dữ liệu S0, S1, S2, S3, S4 và

có thêm một bit dữ liệu khi tạo ra là P P là bit dữ liệu bất kì được tạo ra nên ta coi mạch kiểm tra là 6 bit dữ liệu

Nếu chuỗi dữ liệu không là chẵn thì bit E (Error) sẽ bằng 1 và chuỗi dữ liệu truyền đi bị lỗi

Bảng 5 Bảng trạng thái mạch kiểm tra bit chẵn

Do không thể tối thiểu hóa hàm bằng phương pháp bìa karnaugh nên sử dụng phương pháp đại số để tối thiểu hóa hàm trên như sau:

Fe = S0 ⨁ S1 ⨁ S2 ⨁ S3 ⨁ S4 ⨁ P 2.2.2 Cách kết nối các bộ MUX để tạo ra mạch

Từ bảng chân lý kiểm tra bit chẵn trên ta thấy có 6 bit đầu vào điều khiển cho bộ MUX nên ta có ba cách chọn:

- Cách một: Chọn hai bộ MUX 8-1 để gộp 6 bit thành 2 bit và một bộ MUX 4-1 để gộp 2 bit thành 1 bit

- Cách hai: nối tiếp 6 bộ MUX 4-1 để tìm ra dữ liệu có lỗi hay không

- Cách ba: Sử dụng bộ MUX 16-1 và 1 bộ MUX 4-1

Với ba cách chọn IC MUX ở trên ta thấy cách 3 là hợp lý nhất nhưng do

IC MUX 16-1 trên thị trường khá khan hiếm nên nhóm đã chọn cách một để làm mạch kiểm tra này

2.2.3 Cấu tạo mạch kiểm tra bit chẵn

 Xét bộ MUX 8-1 thứ nhất

Tương tự như ở phần tạo bit chẵn đầu ra sẽ bằng 1 nếu ba bit dữ liệu đầu vào S3, S1, S0 là lẻ Tối thiểu hóa hàm bằng phương pháp đại số ta có:

F1= S0 ⨁ S1 ⨁ S2

 Xét bộ MUX 8-1 thứ hai

Ba dữ liệu đầu vào là S3, S4 và một bit chẵn (P)

Bảng 6 Bảng chân lý tạo bit chẵn từ 3 bit S3, S4, P

 Xét bộ MUX 4-1 kiểm tra dữ liệu đầu ra của 2 bộ MUX 8-1

Vì hai bộ MUX 8-1 kiểm tra 6 bit dữ liệu và mỗi bộ cho một đầu ra bằng 1 nếu là số lẻ vì thế nếu hai bộ cùng là số lẻ thì khi kết hợp lại sẽ là số chẵn Từ yêu cầu đó ta có bảng chân lý như sau:

Bảng 7 Bảng chân lý tạo Bit chẵn từ đầu ra của 2 mạch tạo chẵn

CHƯƠNG 3 THIẾT KẾ, MÔ PHỎNG VÀ

THỰC HIỆN PHẦN CỨNG

3.1 Yêu cầu thiết kế

Các yêu cầu cần đặt ra để thiết kế mạch tạo và kiểm tra chuỗi dữ liệu chẵn là:

- Phần tạo các tín hiệu đầu vào phải được đưa lên cao 5V và thấp 0V

- Thiết kế phần tạo lỗi để kiểm tra xem dữ liệu có đúng với dữ liệu được truyền đi hay không

- Bộ Nguồn ổn định để khi sử dụng không may cấp nguồn cao sẽ không bị chập cháy

- Đèn báo tín hiệu phải được phân chia rõ ràng cụ thể giữa các tín hiệu 3.2 Phân tích thiết kế

3.2.1 Tạo tín hiệu đầu vào

- Sử dụng chân số 3 (ngoài ) làm chân đầu ra của công tắc

3.2.2 Tạo bộ nguồn ổn định 5V

- Sử dụng IC 7805

Hình 6 Nguyên lý mạch nguồn 5V sử dụng IC 7805

 Ưu điểm: có khả năng chống nhiễu, đòng điện ổn định, điện áp ổn định

 Nhược điểm: thiết kế kì công, nóng cần tản nhiệt cho IC

- Sử dụng nguồn từ sạc điện thoại

 Ưu điểm: Cho dòng ổn định 5V, nhỏ gọn, không phải thiết kế

 Nhược điểm: dòng cho ra từ 100mA – 2A, không có khả năng chống nhiễu

3.2.3 Báo tín hiệu

- Sử dụng đèn Led nhiều màu để phân biệt các tín hiệu trên mạch Với tín hiệu dữ liệu sử dụng Led màu xanh dương để hiển thị Với tín hiệu bit parity thì sử dụng Led màu vàng để hiển thị và tín hiệu lỗi trên đường truyền mạch thì sử dụng Led màu đỏ để hiển thị

- Nối chân của led xuông 0V để bật led

Hình 7 Bật đèn led bằng cách nối đất

- Nối chân của led lên nguồn 5V để bật led

Hình 8 Bật đèn led bằng cách nối nguồn

3.3 Thiết kế mạch nguyên lý

Mạch tạo Bit parity chẵn sử dụng bộ MUX 8-1 và bộ MUX 4-1

Giải thích nguyên lý hoạt động của mạch:

- Như đã phân tích trong phần 2 nhóm đã sử dụng cách mắc hai bộ MUX

8-1 và 4-8-1 để thực hiện mạch tạo bit parity chẵn

- Bộ MUX 8-1 với các tín hiệu đầu vào dữ liệu là D0 đến D7 và các đầu vào điều khiển là A,B,C được nối với các dữ liệu được nhập từ công tắc Chân

7 là chân Strobe luôn phải được nối đất để IC hoạt động Đầu ra Y sẽ cho

ra tín hiệu là 5V nếu 3 bit đầu vào là lẻ

- Bộ MUX 4-1 với 4 đầu vào dữ liệu được lấy từ đầu ra và đầu ra đảo của bộ MUX 8-1 và đầu vào điều khiển là 2 bit còn lại S3 và S3 Tương tự phải đặt chân 1 xuống mức thấp để IC hoạt động Đầu ra Y1 của IC MUX 4-1 sẽ cho ra tín hiệu là 0V nếu 5 bit dữ liệu là chẵn

Hình 9 Nguyên lý mạch tạo bit chẵn