thiết kế bộ đánh thức cho mạng cảm biến không dây

Quá trình thiết kế và xây dựng mạng cảm biến không dây đặt ra một số vấn đề như vấn đề năng lượng tiêu thụ, vấn đề đồng bộ cảm biến, vấn đề mở rộng mạng…Năng lượng luôn là yếu tô quan tr

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

VI ỆN ĐIỆN TỬ - VIỄN THÔNG

ĐỒ ÁN

Đề tài:

Sinh viên thực hiện : PHẠM VĂN DANH

Lớp ĐT8 – K51

Giảng viên hướng dẫn : TS PHẠM NGUYỄN THANH LOAN

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

VI ỆN ĐIỆN TỬ - VIỄN THÔNG

ĐỒ ÁN

Đề tài:

Sinh viên thực hiện : NGUYỄN CÔNG ANH (Khối ED)

Lớp ĐT8 - K51 PHẠM VĂN DANH (Khối LNA)

Lớp ĐT11 – K51

Giảng viên hướng dẫn : TS PHẠM NGUYỄN THANH LOAN Cán bộ phản biện : TS NGUYỄN ĐỨC MINH

Hà nội, 5-2011

B Ộ GIÁO DỤC VÀ ĐÀO TẠO C ỘNG HÒA XÃ HÔI CHỦ NGHĨA VIỆT NAM TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

- Độc lập - Tự do - Hạnh phúc

-

NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP Họ và tên sinh viên: PHẠM VĂN DANH Số hiệu sinh viên: 20060479 Khoá: 51 Viện: Điện tử - Viễn thông Ngành: Điện tử - Viễn thông 1 Đầu đề đồ án: ……… ………

……… ………

2 Các số liệu và dữ liệu ban đầu: ……… ……… …… ………

……….……….

… ……… ………

3 Nội dung các phần thuyết minh và tính toán: ……… ….………

……… ….……

……… …

…… ….……….……

4 Các b ản vẽ, đồ thị (ghi rõ các loại và kích thước bản vẽ ): ……… ….……

……… ……….…

………

5 Họ tên giảng viên hướng dẫn: ………

6 Ngày giao nhiệm vụ đồ án: ……….….………

7 Ngày hoàn thành đồ án: ……… ………

Ngày tháng năm 2011

Sinh viên đã hoàn thành và nộp đồ án tốt nghiệp ngày tháng năm 2011

Cán bộ phản biện

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

-

BẢN NHẬN XÉT ĐỒ ÁN TỐT NGHIỆP Họ và tên sinh viên: PHẠM VĂN DANH Số hiệu sinh viên: 20060479 Ngành: Điện tử - Viễn thông Khoá: 51 Giảng viên hướng dẫn:TS PHẠM NGUYỄN THANH LOAN Cán bộ phản biện: TS NGUYỄN ĐỨC MINH 1 Nội dung thiết kế tốt nghiệp:

2 Nhận xét của cán bộ phản biện:

Ngày tháng năm 2011

Cán bộ phản biện

( Ký, ghi rõ họ và tên )

L ời nói đầu

Trong những năm gần đây, sự phát triển mạnh mẽ của công nghệ thông tin, công nghệ vi mạch điện tử và viễn thông, đặc biệt trong lĩnh vực vô tuyến đã đem lại nhiều ứng dụng mới, cho phép chúng ta dễ dàng thu thập các thông tin ở bất kỳ vùng địa lý nào và tại bất kỳ thời điểm nào Hiện nay xuất hiện ngày càng nhiều các phương pháp thu thập thông tin khác nhau, trong đó các ứng dụng của mạng cảm biến không dây (Wireless Sensor Network) được phát triển ngày càng rộng khắp trên thế giới cũng như ở nước ta

Quá trình thiết kế và xây dựng mạng cảm biến không dây đặt ra một số vấn

đề như vấn đề năng lượng tiêu thụ, vấn đề đồng bộ cảm biến, vấn đề mở rộng

mạng…Năng lượng luôn là yếu tô quan trọng của bất kì loại mạng nào Với mạng

cảm biến không dây, do đặc thù của mạng có thể được triển khai và hoạt động ở mọi lúc mọi nơi nên yêu cầu mỗi nút mạng phải có khả năng hoạt động liên tục trong một thời gian dài Do đó năng lương tiêu thụ là vấn đề được quan tâm hàng đầu trong việc duy trì thời gian hoạt động của một nút mạng

Mỗi một nút cảm biến là một thiết bị điện rất nhỏ, nên chỉ được trang bị nguồn năng lượng hạn chế, trong hầu hết các ứng dụng, do đặc thù nên việc tiếp thêm năng lượng là không thể thực hiện được Cho nên thời gian tồn tại của nút cảm

biến phụ thuộc vào tuổi thọ của nguồn năng lượng Trong mạng cảm biến đa kết

nối, mỗi nút vừa đóng vai trò là điểm khởi đầu số liệu và định tuyến số liệu Sự trục trặc của vài nút có thể là nguyên nhân quan trọng của việc thay đổi hình thái mạng,

phải định tuyến lại gói tin và phải tổ chức lại mạng Do đó việc bảo tồn nguồn năng lượng và quản lý nguồn năng lượng là rất quan trọng Vì lý do đó, mà đã có nhiều nhà nghiên cứu cố gắng đi tìm giải pháp để quản lý và sử dụng năng lượng một cách có hiêu quả Và một số phương án đã được đưa ra:

• Nghiên cứu ứng dụng nguồn năng lượng mới

• Tính toán, thiết kế các thuật toán, giao thức ít tiêu tốn năng lượng

• Thiết kế, tối ưu phần cứng của từng nút mạng

Trong đồ án này, một giải pháp tổng thể đã được đưa ra để tối ưu năng lượng tiêu thụ của toàn mạng Đó là kết hợp giữa việc tối ưu phần cứng với việc lựa chọn, ứng dụng một giao thức truy nhập phù hợp Thông thường, để để điều khiển truy

nhập giữa các nút mạng, người ta sử dụng chu trình điều khiển mà trong đó cả nút thu mà phát sẽ được bật tắt theo chu kỳ được xác định bởi tín hiệu đồng bộ Tuy nhiên giữa nút thu và nút phát thường mất đồng bộ, dẫn tới các nút này được bật lên không đúng thời điểm, tiêu tốn năng lượng vô ích Thay vì như vậy, một đề xuất được đưa ra là sử dụng một bộ thu phụ có chức năng giống như bộ thu chính tuy nhiên nó có cấu tạo đơn giản hơn và tiêu thụ năng lượng cực nhỏ, nó sẽ liên tục giám sát kênh truyền, xử lý báo hiệu và gửi tín hiệu nhằm khởi động (đánh thức) bộ thu phát chính khi cần thiết Bộ thu phụ này còn gọi là bộ đánh thức

Mục đích của đồ án là phân tích thiết kế bộ đánh thức tiêu thụ công suất thấp 500μW, hoạt động ở dải tần 2.4 GHz cho mạng cảm biến không dây Đặc biệt bộ đánh thức này sẽ được thiết kế chế tạo dựa trên nền tảng công nghệ CMOS 130 nm

Đồ án gồm 4 chương:

 Chương 1 Lý thuyết chung

Trong chương đầu tiên này sẽ trình bày tổng quan về mạng cảm biến không dây như là khái niệm, cấu trúc, ứng dụng Những cơ sở lý thuyết chung nhất về các linh kiện điện tử cơ bản như tụ điện, điện trở, cuộn cảm, transistor, lý thuyết về công nghệ CMOS, đặc biệt là ảnh hưởng của tín hiệu tần số cao tới đặc tính của các linh kiện cũng sẽ được trình bày trong chương này Phần cuối cùng sẽ trình bày sơ lược về phần mềm Cadence đã sử dụng trong quá trình phân tích thiết kế

 Chương 2 Phân tích thiết kế bộ đánh thức

Chương này sẽ trình bày những phân tích các yếu tố kỹ thuật như: công suất tiêu thụ, độ nhạy, độ ổn định của các loại bộ thu từ đó đề xuất một cấu trúc phù hợp cho bộ đánh thức Sau đó, những vấn đề sơ lược nhất về các khối của cấu trúc bộ đánh thức đã chọn sẽ được trình bày

 Chương 3 Thiết kế khối khuếch đại tạp âm thấp (LNA)

 Chương 4 Thiết kế khối tách biên (ED)

Hai chương này sẽ trình bày chi tiết về quá trình phân tích, thiết kế hai khối quan trọng nhất của bộ đánh thức: khối khuếch đại tạp âm thấp và khối tách biên

bao gồm cả những kết đạt được như: sơ đồ mạch, nguyên lý, các thông đã tối ưu, sơ

đồ layout…

Trong quá trình thực hiện đồ án, chúng tôi đã nhận được rất nhiều sự giúp đỡ

từ các thầy cô trong viện Điện tử - Viễn thông cũng như bè bạn trong viện, đặc biệt

phải kể đến sự tận tâm, nhiệt tình của TS Phạm Nguyễn Thanh Loan giáo viên

trực tiếp chịu trách nhiệm hướng dẫn đồ án tốt nghiệp

Chúng tôi xin được gửi lời cảm ơn chân thành tới TS Phạm Nguyễn Thanh Loan, các thầy cô trong viện Điện tử - Viễn thông cùng toàn thể các cá nhân, tập

thể đã có những giúp đỡ kịp thời cũng như những ý kiến đóng góp quý báu cùng góp phần hoàn thành nhiệm vụ nghiên cứu mà đề tài đặt ra

Tóm t ắt đồ án

Mạng cảm biến không dây ngày càng được ứng dụng rộng rãi trong nhiều lĩnh vực như quốc phòng, y tế, thương mại Việc nghiên cứu phát triển và tối ưu mạng cảm biến không dây là yêu cầu cấp thiết của thực tiễn Một trong những vấn

đề cốt lõi khi xây dựng mạng cảm biết không dây là tối ưu công suất tiêu thụ của toàn mạng Trong nghiên cứu này giải pháp đã đưa ra là: sử dụng bộ đánh thức có công suất tiêu thụ cực thấp, liên tục giám sát kênh truyền và đánh thức bộ truyền thông dữ liệu chính khi cần thiết, nhờ vậy năng lượng tiêu hao của các nút mạng cũng như toàn mạng đã được giảm đáng kể Tuy nhiên một vấn đề mới đặt ra khi sử dụng bộ đánh thức đó là: cấu trúc của bộ đánh thức phải như thế nào để vừa đảm

bảo được chức năng của một bộ thu vừa đáp ứng yêu cầu về năng lượng

Mục đích của đồ án này là phân tích đề xuất một cấu trúc phù hợp cho bộ đánh thức trong mạng cảm biến không dây sử dụng điều chế sóng mang AM ở dải

tần 2.4 GHz Đồng thời ứng dụng công nghệ CMOS 130 nm để thiết kế và chế tạo

bộ đánh thức Trong cấu trúc bộ thu mà chúng tôi đề xuất có sự khác biệt lớn so với

so với những cấu trúc truyền thống, đó là sử dụng một khối tách biên thực hiện giải điều chế trực tiếp sóng mang không chuyển qua tần số trung gian tức là không dùng

bộ trộn, không dùng vòng khóa pha, đồng nghĩa với việc công suất tiêu thụ được

giảm xuống mức tối thiểu Trên thực tế, chúng tôi đã tiến hành phân tích thiết kế hai

khối quan trọng nhất của bộ đánh thức là: khối khuếch đại tạp âm thấp, khối tách biên Bản thiết kế của cả hai khối này đã đươc đã được hoàn thành với công suất tiêu thụ nhỏ 500 μW, độ nhạy tốt -40dB và độ ổn định cao

Abstract

Wireless sensor networks have been increasingly and widely applied in many application fields such as defense, medical and commercial The practical application of the wireless sensor network requires people who spent much more time for research and optimizesthis network One of the main issues when setting-

up a wireless network is optimeze th power consumption of the entire network In this study, we propose an approach to this point: using a wake-up receiver that consumes the extremely low consumption to continuously monitors the channel and wakes up the main tranceiver when necessary Consequently, the energy consumption of a node as well as entire network will be reduced significantly However, this poses a new problem when using the wake-up receiver that is: how to the wake-up receiver structure we can design to ensure both the functionality and power consumption requirement are satisfied

The goal of this project is to analyze and propose a structure for the wake-up receiver (of the wireless sensor network) using modulated AM carrier (OOK) at 2.4 GHz range That base on 130 nm CMOS technology This structure use a block, called Envelope detector instead of mixers and phase lock loop (PLL) to detect the envelope of input sinal and gives output signal in digital waveform Envelope detector plays the role of a direct AM demodulator.Carrier is not transferred through intermediate frequency As The mixer and phase-locked loop are not used, power consumption is reduced significantly In fact, we have carried out the design and analysis of two blocks that are the most important block in wake_up receiver structure: low noise amplifier block, envelope detector block The design of both these blocks have already been completed with low power consumption (500 𝜇W), good sensitivity (- 40 dB) and high stability

M ục lục

Lời nói đầu i

Tóm tắt đồ án iv

Abstract v

Mục lục vi

Danh sách hình vẽ x

Danh sách các bảng biểu xiii

Danh sách các từ viết tắt xiv

Chương 1 Lý thuyết chung 1

1.1 Tổng quan về mạng cảm biến không dây 1

1.1.1 Khái niệm 1

1.1.2 Cấu trúc mạng cảm biến 1

1.1.3 Vấn đề năng lượng của mạng cảm biến không dây 3

1.1.4 Kỹ thuật truyền dẫn không dây 4

1.2 Ứng dụng công nghệ CMOS trong thiết kế cao tần 7

1.2.1 Điện trở 7

1.2.2 Tụ điện 8

1.2.3 Cuộn cảm 9

1.2.4 Transistor MOSFET 9

1.3 Phần mềm mô phỏng 14

1.3.1 Một số khái niệm cơ bản trên Cadence IC 15

1.3.2 Thiết kế mạch nguyên lý 17

1.3.3 Biểu diễn Cell với Virtuaso Symbol Editing 17

1.4.4 Mô phỏng hoạt động của mạch nguyên lý 17

1.3.5 Thiết kế sơ đồ bố trí các lớp của IC 18

1.3.6 Kiểm tra sơ đồ layout theo quy tắc của nhà sản xuất 18

1.3.7 So sánh mạch nguyên lý với sơ đồ layout 18

Chương 2 Phân tích thiết kế bộ đánh thức 19

2.1 Tại sao cần có bộ đánh thức 19

2.2 Phân tích các kiến trúc bộ thu 21

2.2.1 Bộ thu thụ động 21

2.2.2 Bộ thu truyền thống 22

2.3 Kiến trúc đề xuất - Bộ thu trực tiếp 24

2.3.1 Cơ bản về bộ thu trực tiếp 24

2.3.2 Kiến trúc và nguyên lý hoạt động 24

2.4 Yêu cầu thiết kế bộ đánh thức 25

Chương 3 Thiết kế khối LNA 27

3.1 Lựa chọn sơ đồ thiết kế 27

3.2 Nguyên lý hoạt động 28

3.3 Các bước thiết kế 29

3.4 Phân tích và đánh giá kết quả đạt được theo từng bước thiết kế 29

3.4.1 Các tham số của mạch trước khi tối ưu 29

3.4.2 Xác định điện áp phân cực VGS trên M1 30

3.4.3 Xác định số finger của hai transistor 31

3.4.4 Xác định chiều dài (L) và chiều rộng (W) của mỗi Finger 33

3.4.5 Phối hợp trở kháng đầu vào (S11 < -10 dB) 34

3.4.6 Phối hợp trở kháng đầu ra (S22< -10 dB) 37

3.4.7 Kết quả đạt được 45

3.4.8 Thiết kế sơ đồ Layout cho khối LNA 46

3.4.9 Hướng tối ưu trong thời gian tới 49

Chương 4 Thiết kế khối tách biên 50

4.1 Nguyên lý giải điều chế sóng AM trực tiếp 50

4.2 Sơ đồ mạch nguyên lý 52

4.3 Nguyên lý hoạt động 53

4.4 Các bước thiết kế 55

4.4.1 Yêu cầu thiết kế 55

4.4.2 Thiết lập ban đầu 56

4.4.3 Xác định chế độ một chiều 57

4.4.4 Phối hợp trở kháng 60

4.4.5 Kết quả 64

4.4.6 Thiết kế layout 68

4.5 Kết luận 70

Kết luận 71

Tài liệu tham khảo 73

Phụ lục 1 74

Quy tắc kích thước khi layout 74

1.1Bảng quy tắc layout 74

1.2 Quy tắc layout 1x 74

1.3 Quy tắc layout 2x 75

1.4 Quy tắc layout 3x 75

1.5 Quy tắc layout 4x 76

1.6 Quy tắc layout 5x 76

1.7 Quy tắc layout 6x 76

1.8 Quy tắc layout 7x 77

Danh sách hình v ẽ

Hình 1.1: Mô hình mạng cảm biến không dây 1

Hình 1.2: Cấu tạo nút mạng cảm biến 2

Hình 1.3: Mô hình truyền sóng 4

Hình 1.4: Sơ đồ đánh giá hiệu quả của kỹ thuật điều chế 6

Hình 1.5:Mô hình tương đương của điện trở ở tần số cao [1] 7

Hình 1.6: Sự phụ thuộc của điện trở vào tần số [1] 8

Hình 1.7: Mô hình tương đương của tụ điện [1] 8

Hình 1.8: Đặc tính dung kháng theo tần số [1] 8

Hình 1.9: Mô hình tương đương của cuộn cảm [1] 9

Hình 1.10: Sự phụ thuộc cảu cảm khắng vào tần số [1] 9

Hình 1.11: Cấu tạo transistor NMOS [1] 10

Hình 1.12: Đồ thị đặc tuyến hoạt động của transistor NMOS [2] 11

Hình 1.13: Mô hình NMOS khi VGS>0 12

Hình 1.14: Mô hình tín hiệu nhỏ của transistor mắc theo sơ đồ S chung [2] 14

Hình 1.15: Quy trình thiết kế IC 15

Hình 2.1: Chu trình hoạt động của nút trong mạng cận đồng bộ 20

Hình 2.2: Chu trình hoạt động của nút khi có bộ đánh thức 21

Hình 2.3: Hệ thống RFID 21

Hình 2.4: Kiến trúc supper-heterodyne 22

Hình 2.5: Kiến trúc low_IF 23

Hình 2.6: Kiến trúc bộ thu trực tiếp 25

Hình 3.1: Sơ đồ nguyên lý khối LNA 27

Hình 3.2: Sơ đồ khối LNA 28

Hình 3.3: Mô hình tương đương của khối LNA với tín hiệu đầu vào nhỏ 28

Hình 3.4: Đồ thị biểu diễn Gmax, NFmin theo Vbias_M1 30

Hình 3.5: Đồ thị quan hệ giữa Vbias , số finger M2 và Id 31

Hình 3.6: Sơ đồ minh họa transistor có cùng W/L nhưng khác nhau số finger 31

Hình 3.7: Đồ thị quan hệ giữa Gmax với n1 tương ứng với các giá trị khác nhau của n2 32

Hình 3.8: Đồ thị quan hệ giữa NFmin với n1 với n1 tương ứng với các giá trị khác

nhau của n2 32

Hình 3.9: Đồ thị NFmin theo chiều rộng của finger (W) và chiều dài kênh L 33

Hình 3.10: Sơ đồ nguyên lý mới sau khi mắc thêm tụ Cex 35

Hình 3.11: Đồ thị Gmin theo Vbias và số Finger của M2 (n2) trên đồ thị Smith 35

Hình 3.12: Đồ thị S11 theo Cex và Cin 36

Hình 3.13: Đồ thị quan hệ giữa S11 và Cin 36

Hình 3.14: Giá trị Gmax, NFmin sau khi phối hợp trở kháng đầu vào 37

Hình 3.15: Đồ thị quan hệ giữa S22 và Cout 38

Hình 3.16: Sơ đồ nguyên lý mắc thêm điện trở để phối hợp trở kháng đầu ra 38

Hình 3.17: Đồ thị biểu diễn đồ lớn của S11, S22 theo giá trị R 39

Hình 3.18: Đồ thị S11 theo số finger của M2 (8 ÷ 64) 40

Hình 3.19: Đồ thị S11 theo Vbias_M1 (300 mV÷800 mV) 40

Hình 3.20: Đồ thị Gmax, NFmin theo Vbias với số Finger của M1, M2 là 8 41

Hình 3.21: Đồ thị quan hệ giữa S11, S22 với số finger của M2 (n2) 41

Hình 3.22: Đồ thị S22 theo Cout với n1 =8, n2 =12, Vbias = 500 mV, R = 1,3 KΩ 42 Hình 3.24: Đồ thị S11 theo Cex và tần số 43

Hình 3.25: Đồ thị S11 theo Cin và tần số 43

Hình 3.26: Đồ thị các tham số của ma trận S theo tần số 44

Hình 3.27: Hệ số NF, NFmin theo tần số 45

Hình 3.28: Sơ đồ layout của transistor M1 46

Hình 3.29: Sơ đồ layout tụ điện Cin 47

Hình 3.30: Sơ đồ layout cuộn cảm Lbias 48

Hình 3.31: Sơ đồ Layout tổng thể khối LNA 48

Hình 4.1: Bộ tách biên - giải điều chế sóng AM đơn giản 50

Hình 4.2: Đặc tuyến của diode làm bằng Silic và Germanium 51

Hình 4.3: Tín hiệu giải điều chế OOK 52

Hình 4.4: Sơ đồ mạch 53

Hình 4.5: Mô hình mạng hai cửa của mạch tách biên 54

Hình 4.6: Đồ thị khảo sát Gmax theo Vbias và Vdc 58

Hình 4.7: Đồ thị nhiễu theo Vbias và Vdc 59

Hình 4.8: Đồ thị smith khảo sát Gmin theo n1 và n2 60

Hình 4.9: Đồ thị khảo sát Gmin theo n1, n2 61

Hình 4.10: Đồ thị smith khảo sát S11 theo lc1 và nl2 61

Hình 4.11: Đồ thị khảo sát S11 theo n1 và n2 62

Hình 4.12: Đồ thị Smith khảo sát S22 theo lc2 63

Hình 4.13: Đồ thị khảo sát S22 theo n1 và n2 63

Hình 4.14: Đồ thị S22 theo n2 khi n1=8 64

Hình 4.15: Đồ thị khảo sát nhiễu theo tần số 66

Hình 4.16: Đồ thị khảo sát gain theo kích thước transistor 67

Hình 4.17: Đồ thị khảo sát nhiễu theo kích thước transistor 67

Hình 4.18: Đồ thị dạng tín hiệu ra 68

Hình 4.19: Sơ đồ layout tổng thể khối tách biên 69

Quy tắc 1.1: Quy tắc layout lớp N-well 74

Quy tắc 1.2: Quy tắc layout P+, N+ 75

Quy tắc 1.3: Quy tắc layout lớp polysilicon 75

Quy tắc 1.4: Quy tắc layout lớp contact 76

Quy tắc 1.5: Quy tắc layout lớp kim loại 76

Quy tắc 1.6: Quy tắc layout lớp via 76

Quy tắc 1.7: Quy tắc layout lớp via2 77

Danh sách các b ảng biểu

Bảng 3.1: Bảng các tham số ban đầu của LNA trước khi tối ưu 29

Bảng 3.2: Bảng tham số LNA trước khi phối hợp trở kháng 34

Bảng 3.3: Tham số của LNA sau khi phối hợp trở kháng 46

Bảng 4.1: Bảng các yêu cầu thiết kế 56

Bảng 4.2 : Các thiết lập ban đầu 57

Bảng 4.3: Giá trị một chiều của transistor 59

Bảng 4.4: Các tham số sau vào sau khi tối ưu 65

Bảng 4.5: Giá trị điện áp, dòng điện của transistor đã tối ưu 65

Bảng 1.1: Bảng các quy tắc layout 74

Danh sách các t ừ viết tắt

AM Amplitude Modulation Điều chế biên độ

ASK Amplitude Shift Keying Điều biến dịch biên độ

BJT Bipolar Junction Transistor Transistor lưỡng cực

CMOS Complementary Metal-Oxide-

Semiconductor

Công nghệ sử dụng trong thiết kế

IC

FM Frequency Modulation Điều chế tần số

FSK Frequency Shift Keying Điều biến dịch tần số

IF Intermediate frequency Tần số trung tần

LNA Low Noise Amplifier Khối khuếch đại tạp âm thấp

MOSFET Metal oxide semiconductor

field-effect Transistor

Transistor hiệu ứng trường kênh

cảm ứng

NFmin Noise Figure minimum Hệ số nhiễu tối thiểu

NMOS Negative Metal Oxide

Semiconductor

Transistor hiệu ứng trường loại N

tắt sóng mang PMOS Posistive Metal Oxide

Semiconductor

Transistor hiệu ứng trường loại P

QAM Quadrature Amplitude

Modulation

Điều chế biên độ cầu phương

RFID Radio frequency identification Thẻ nhận dạng sử dụng sóng vô

tuyến SNR Signal to Noise Ratio Tỉ số tín hiệu trên tạp âm

Chương 1 Lý thuyết chung

1.1.1 Khái ni ệm

Mạng cảm biến không dây (Wireless sensor network) là sự kết hợp các khả năng cảm biến, xử lý thông tin và các thành phần liên lạc để tạo khả năng quan sát, phân tích và phản ứng lại các sự kiện, hiện tượng xảy ra trong một môi trường cụ

thể nào đó Môi trường có thể là thế giới vật lý, hay hệ thống sinh học…

1.1.2 C ấu trúc mạng cảm biến

Mạng cảm biến không dây được tạo nên từ bốn thành phần cơ bản:

- Các cảm biến được phân bố theo mô hình tập trung hoặc phân tán

- Mạng lưới liên kết các cảm biến (không dây hoặc có dây)

- Điểm trung tâm tập hợp dữ liệu

- Bộ phận xử lý dữ liệu ở trung tâm

Hình 1.1: Mô hình mạng cảm biến không dây

Hình 1.1 giới thiệu một mô hình cấu trúc mạng cảm biến phổ biến Các cảm

biến liên kết theo giao thức multihop, phân chia cluster, chọn ra nút có khả năng tốt nhất làm nút trung tâm, tất cả các nút loại này sẽ truyền dữ liệu về nút xử lý chính

Nhờ vậy năng lượng cũng như băng thông kênh truyền sẽ được sử dụng hiệu quả hơn

Một vài đặc điểm của mạng cảm biến:

- Các nút phân bố dầy đặc

- Các nút dễ bị hư hỏng

- Giao thức mạng thay đổi thường xuyên

- Các nút bị giới hạn về công suất, khả năng tính toán, bộ nhớ

- Các nút có thể không được đồng nhất toàn hệ thống vì số lượng các nút lớn

Hình 1.2: Cấu tạo nút mạng cảm biến

Cấu trúc của một nút trong mạng cảm biến được biểu diễn như hình 1.2:

Tiêu chuẩn tần số đang được áp dụng cho WSNs là IEEE 802.15.4 (Zigbee)

Hoạt động tại tần số 2.4GHz trong công nghiệp, khoa học và y học (ISM) Cung cấp đường truyền dữ liệu lên tới 250 Kbps ở khoản cách từ 10 m đến 60 m Zigbee được

thiết kế để bổ sung cho các công nghệ không dây như Bluetooth, Wifi, Ultra wideband (UWB), mục đích phục vụ cho các ứng dụng thương mại

Trong những năm gần đây các nghiên cứu về WSNs đã đạt những bước phát triển mạnh mẽ, hứa hẹn tác động lớn đến các ứng dụng rộng rãi trong các lĩnh vực

an ninh quốc phòng, chăm sóc sức khỏe, môi trường năng lượng, an toàn thực phẩm

và sản xuất Sau đây là những ứng dụng phổ biến của WSNs:

- Quân sự: Theo dõi các mục tiêu, chiến trường, các nguy cơ tấn công nguyên tử, sinh hóa…

- Môi trường: Giám sát cháy rừng, thay đổi khí hậu, bão lũ, động đất, sóng

1.1.3 V ấn đề năng lượng của mạng cảm biến không dây

Nút mạng được cấu tạo từ bốn thành phần cơ bản: Bộ cảm biến, bộ xử lý, bộ truyền thông, bộ nguồn Trong đó ba thành phần đầu tiên tiêu thụ năng lượng Công nghệ cảm biến ngày càng phát triển, bộ cảm biến ngày càng được tối ưu về kích thước, hiệu quả hoạt động, năng lượng tiệu thụ có thể được giảm tới mức không đáng kể Trong khi đó, bộ xử lý sử dụng các vi xử lý số (chế tạo theo công nghệ CMOS) có dòng điện hoạt động nhỏ, tiêu thụ một năng lượng tương đối thấp

Bộ truyền thông với sự xuất hiện của các mạch tương tự, các linh kiện thụ động tiêu thụ công suất vượt trội

Do yêu cầu chức năng phần truyền thông bao gồm cả phát và thu số liệu cáo cấu trúc tương đối phức tạp Trong mạch thu phát, thường sử dụng các bộ trộn, các

bộ dao động điều khiển bằng điện áp, các vòng khóa pha (PPL) và các bộ khuếch đại công suất tiêu thụ công suất đáng kể Điều quan trọng là không chỉ quan tâm đến công suất tiêu thụ tích cực mà còn xem xét tới công suất tiêu thụ khởi phát

Thời gian khởi phát có thể lên tới hàng trăm 𝜇s làm cho công suất khởi phát trở nên

đáng kể Giá trị cao của thời gian khởi phát cao được cho là do thời gian khóa của vòng khóa pha Khi kích thước gói tin giảm nhỏ thì công suất khởi phát trở nên đáng kể so với công suất tiêu thụ tích cực Làm cho quá chuyển trạng thái từ tắt (OFF) sang mở tiêu thụ một lượng điện năng lớn Do ảnh hưởng của fading và suy

giảm đường truyền theo lũy thừa bậc cao, nên công suất tiêu thụ của bộ thu phát lớn khi khoảng cách đường truyền tăng

Như vậy muốn tối ưu năng lượng của nút mạng cảm biến thì cần phải tập trung nghiên cứu phần truyền thông của nút Từ những cấu trúc hiện có chúng ta có thể tối ưu các tham số để giảm công suất tiêu thụ cho bộ phận truyền thông Tuy nhiên, để đạt được đột phá trong việc giảm công suất tiêu thụ chúng ta cần có những nghiên cứu để thay đổi cấu trúc hiện có, tránh sử dụng những khối tiêu thụ công suất lớn

1.1.4 K ỹ thuật truyền dẫn không dây

a Quá trình truyền sóng

Truyền sóng vô tuyến trong mạng WSNs thường dưới dạng trực tiếp hay không gian tự do Sóng phát ra từ nguồn, đi theo tất cả các hướng theo đường thẳng, năng lượng thay đổi tỉ lệ nghịch với khoảng cách và suy hao trong các môi trường không phải là không gian tự do (như cáp đồng trục, tòa nhà, các vật cản…)

Hình 1.3: Mô hình truyền sóng

Có thể chia làm ba hiện tượng chính ảnh hưởng tới quá trình truyền sóng:

- Phản xạ (Reflection): Sóng có bước sóng đủ lớn so sánh được với vật

thể, bề mặt nhẵn Sự phản xự xảy ra từ bề mặt trái đất, tòa nhà…

- Nhiễu xạ (Diffraction): Đường truyền từ máy thu tới máy phát bị cản trở bởi bề mặt vật thể có nhiều đỉnh, góc nhọn

- Tán xạ (Scattering): các vật thể có kích thước nhỏ hơn bước sóng nằm trên đường truyền sóng Các vật thể có bề mặt nhám, gồ ghề, nhỏ có thể gây ra hiện tượng này

Tín hiệu thu được là sự kết hợp của sóng phản xạ từ nhiều hướng khác nhau, các thành phần nhiễu xạ, tán xạ với tín hiệu theo hướng trực tiếp có thể Hiện tượng này gây ra méo tín hiệu và giảm công suất tín hiệu Nó được gọi là nhiễu đa đường (Multipath) Vấn đề đa đường trong cao tần có thể giảm bớt ảnh hưởng bằng cách nâng cao chất lượng các thiết kế sau:

- Thiết kế hệ thống vô tuyến

- Thiết kế hệ thống anten

- Dùng dạng tín hiệu điều chế thích hợp

b Điều chế tín hiệu

Tín hiệu được truyền đi ở dải tần cơ bản (baseband) tức là tín hiệu được phát

đi trực tiếp qua kênh truyền không qua biến đổi sóng mang Tuy nhiên hệ thống baseband thường bị giới hạn về khả năng truyền thông tin ở khoảng cách xa Do đó tín hiệu thường được điều chế trước khi truyền đi

Dạng điều chế tín hiệu thường được sử dụng là điều chế biên độ(AM), điều

chế pha (PM), điều chế tần số (FM) Một số dạng điều chế số tương ứng là ASK (amplitude shift keying), PSK (phase shift keying), FSK (frequency shift keying),

và sự kết hợp PSK-ASK tạo thành QAM (quadrature amplitude modulation)

Đối với kênh truyền số, dung lượng kênh truyền tối đa C của hệ thống đơn sóng mang có băng thông phổ W, được định nghĩa bởi công thức Shannon:

Trong đó: S là công suất tín hiệu

N là công suất nhiễu (giả sử kênh truyền có tác động của nhiễu cộng Gaussian.)

Hình 1.4: Sơ đồ đánh giá hiệu quả của kỹ thuật điều chế

Hình 1.4 cho thấy hiệu quả đạt được khi sử dụng các kỹ thuật điều chế khác nhau Tỷ sô tín hiệu trên tạp âm ứng với một tốc độ bit nhất định Ở tốc độ bit thấp thì BDPSK cho SNR tốt hơn trong khi ở tốc độ bit cao hơn, QAM hay PSK lại cho SNR tốt hơn

Như vậy tùy thuộc vào ứng dụng, độ phức tạp, tốc độ bit, mà ta chọn kỹ thuật điều chế phù hợp để đạt chất lượng mong muốn Trong phạm vi của đồ án, chỉ nghiên cứu về mạng cảm biến có quy mô nhỏ, dung lượng thông tin không lớn, kích thước gói tin nhỏ, và yêu cầu về tốc độ dữ liệu không quá cao (200Kbps) nên sẽ sử

dụng một phương thức điều chế AM đơn giản được gọi là OOK (On-Off keying) Trong phương thức điều chế này, khi tín hiệu vào là bit 1 sóng mang cao tần sẽ được truyền đi một khoảng thời gian tương đương với độ rộng bit, khi tín hiệu vào

là bit 0 sóng mang sẽ không được truyền đi Chính nhờ tính chất đơn giản của OOK

mà một cấu trúc bộ thu mới tối ưu về mặt năng lượng đã được đề xuất

1.2 Ứng dụng công nghệ CMOS trong thiết kế cao tần

CMOS, viết tắt của cụm từ Complemantary metal oxide semiconductor, là

một công nghệ thiết kế vi mạch được phát minh bởi Frank Wanlass vào năm 1963

tại hãng Fairchild Semiconductor Công nghệ này sử dụng các transistor hiệu ứng trường (MOSFET) bao gồm cả NMOS và PMOS Thuộc tính đáng chú ý của công nghệ CMOS là transistor MOSFET chỉ tiêu tán năng lượng trong quá trình hoạt động do đó năng lượng tiệu thụ của mạch CMOS rất thấp, đồng thời công nghệ CMOS có kích thước rất nhỏ nên cho phép tích hợp ở mật độ cao hơn Nhờ có ưu điểm này mà CMOS dần thay thế công nghệ lưỡng cực (sử dụng transistor BJT)

Trong vi mạch mà chúng tôi thiết kế sẽ sử dụng công nghệ CMOS 130nm, với linh kiện chính là transistor MOSFET, ngoài ra sử dụng thêm một số điện trở,

cuộn cảm và tụ điệntheo công nghệ CMOS và hoạt động ở tần số cao Dưới đây sẽ trình bày sơ lược về cấu tạo, đặc tính của các linh kiện này, đặc biệt có xét tới ảnh hưởng của tín hiệu tần số cao tới hoạt động của các linh kiện (mạch thiết kế sẽ nhận tín hiệu vào ở tần số 2.4 GHz)

1.2.1 Điện trở

Hiện nay trong các vi mạch đều sử dụng các điện trở màng mỏng, do kích thước cực nhỏ của chúng [1]

Hình 1.5:Mô hình tương đương của điện trở ở tần số cao [1]

Hình 1.5 mô tả mô hình tương đương của điện trở khi có tín hiệu tần số cao

đi qua Như vậy ở tần số cao điện trở sẽ xuất hiện các tụ điện và cuộn cảm ký sinh, lúc này nó không còn là thuần trở, và giá trị điện trở phụ thuộc vào tần số

Hình 1.6: S ự phụ thuộc của điện trở vào tần số [1]

1.2.2 T ụ điện

Trong các vi mạch cả tương tự và số, tụ điện được sử dụng rất phổ biến cho nhiều mục đích khác nhau như điều chỉnh mạch lọc tần số, phối hợp trở kháng, khử méo dạng tín hiệu…

Hình 1.7: Mô hình tương đương của tụ điện [1]

Cũng giống như điện trở ở tần số cao, tụ điện sẽ xuất hiện các cuộn cảm và điện trở ký sinh (Hình 1.7) Do đó dung kháng của tụ điện sẽ không biến đổi tuyến tính theo tần số Đặc tính phi tuyến của dung kháng theo tần số được minh họa ở hình 1.8

Hình 1.8: Đặc tính dung kháng theo tần số [1]

1.2.3 Cu ộn cảm

Một trong những nhược điểm của cuộn cảm trong thiết kế vi mạch là nó thường có kích thước lớn (thường có bán kính tới vài trăm 𝜇𝑚) Vì thế nó không được sử dụng rộng rãi như tụ điện mà chỉ được dùng khi các linh kiện khác không đáp ứng được yêu cầu như chặn tín hiêu xoay chiều, phối hợp trở kháng Ở tần số cao cuộn cảm cũng xuất hiện các thành phần ký sinh là tụ điện và điện trở (hình 1.9) làm cho cảm kháng của nó biến đổi phi tuyến theo tần số như minh họa ở hình 1.10

Hình 1.9: Mô hình t ương đương của cuộn cảm [1]

Hình 1.10: Sự phụ thuộc cảu cảm khắng vào tần số [1]

1.2.4 Transistor MOSFET

MOSFET (Metal-oxide-semiconductor field-effect transistor) là transistor

hiệu ứng trường, đây là thành phần chính và quan trọng nhất trong vi mạch mà chúng tối thiết kế Cấu tạo, hoạt động của nó như thế nào sẽ được trình chi tiết dưới đây

a Cấu tạo

Cấu tạo của transistor MOSFET loại NMOS được thể hiện như hình 1.11 Trên một đế bán dẫn loại P có chiều rộng W người ta sẽ tạo ra hai vùng bán dẫn loại

n có nồng độ pha tạp rất lớn, lần lượt sẽ trở thành cực nguồn (Source, ký hiệu S) và

cực máng (Drain, ký hiệu là D) của transistor Một lớp oxit silic rất mỏng được phủ lên bề mặt đế tại vị trí giữa cực nguồn và cực máng Sau đó ngay phía trên lớp oxit

sẽ được phủ mộ lớp vật chất có khả năng dẫn điện (có thể là kim loại hoặc polysilicon, ngày nay thường dùng polysilicon) Lớp polysilicon này đóng vai trò là cực cửa (Gate, ký hiệu là G) của transistor Khi đưa điện áp phân cực hợp lý vào các cực của transistor thì ngay dưới cực cửa sẽ hình thành vùng giàu hạt dẫn (electron đối với transistor loại n và lỗ trống đối với loại P) được gọi là kênh dẫn, kênh dẫn này có bề rộng đúng bằng bề rộng W của lớp đế, và có chiều dài L xấp xỉ khoảng cách giữa hai cực G và S của transistor Lớp đế thường sử dụng bán dẫn

loại P do đặc điểm người ta thường sử dụng NMOS hơn và nối ra cực Bulk (ký hiệu

là B) và thường được nối đất Các điện áp quan trọng thường được sử dụng để phân

cực cho transistor: điện áp giữa cực nguồn và cực cửa VGS, điện áp giữa cực máng

và cực nguồn VDS, điện áp ngưỡng Vth, điện áp giữa đế và cực nguồn VBS Tùy thuộc vào giá trị các điện áp phân cực mà transistor sẽ hoạt động ở các chế độ khác nhau

Hình 1.11: Cấu tạo transistor NMOS [1]

Cấu tạo của PMOS tương tự như NMOS nhưng một lớp bán dẫn loại n sẽ được phủ trên lớp đế loại P để tạo kênh dẫn trước khi tạo ra các cực S và D bằng bán dẫn pha tạ loại P Kênh dẫn của PMOS có các hạt dẫn là lỗ trống

Khi chế tạo để giảm kích thước nhưng vẫn đảm bảo về chức năng và kích thước, nâng cao đặc tính của transistor như giảm điện dung giữa các cực, giảm nhiễu…, người ta chia transistor làm nhiều finger (n finger) Khi đó chiều rộng kênh

tổng cộng của transistor là n*W Như vậy có ba tham số về kích thước đặc trưng cho transistor là n, L, W

b Các chế độ hoạt động

Đặc điểm của MOSFET là được điều khiển bởi VGS Vì thế sẽ nghiên cứu

hoạt động của MOSFET theo sự biến thiên của VGS

- VGS = 0, cực nguồn và cực máng bị ngăn cách bởi hai chuyển tiếp P-N liên

tiếp, những chuyển tiếp này được tạo ra ở giữa cực nguồn với đế, và giữa đế với cực máng Giữa cực S và D xuất hiện một điện trở cực lớn, khoảng 1012 Ω, lúc này transistor được coi như đóng

Hình 1.12 : Đồ thị đặc tuyến hoạt động của transistor NMOS [2]

- 0 < VGS < Vth (chế độ đảo ngược yếu):

• Điện áp ngưỡng (Vth)

Khi đặt điện áp dương vào giữa cực G và S (VGS > 0), giữa bề mắt lớp đế và các cực của transistor xuất hiện một vùng nghèo hạt dẫn như được minh họa ở hình 1.13

Hình 1.13: Mô hình NMOS khi V GS >0

Khi VGS tăng, thế năng (Ф) tại bề mặt tiếp giáp giữa lớp đế và cực cửa cũng tăng lên, bề dày của vùng nghèo điện tích tăng lên Khi thế năng này bằng 2 lần năng lượng Fermi (Фf) xảy ra hiện tượng đảo ngược (Inversion)

Ф𝑓 = 𝑘𝑇𝑞 ln �𝑁𝑛𝐴

Trong đó k là hằng số Boltmann, NA là nồng độ hạt dẫn của lớp đế, ni nồng

độ hạt dẫn của bán dẫn silic thuần

Khi xảy ra hiện tượng đảo ngược là lúc bắt đầu xuất hiện các electron ở ngay phía dưới lớp SiO2 tạo nên một lớp hạt dẫn liên tục từ cực D sang S lúc này kênh dẫn được hình thành Điện áp VGS yêu cầu để tạo ra hiện tượng đảo ngược, người ta gọi

là điện áp ngưỡng (Vth) Khi xét tới ảnh hưởng của điện áp đặt lên đế ta có thể xác định giá trị Vth như sau: [2]

𝑉𝑡ℎ = 𝑉𝑡ℎ𝑜+ 𝛾 ��2Ф𝑓+ 𝑉𝐵𝑆− �2Ф𝑓� (1.3)

Vtho là điện áp ngưỡng khi Vbs=0, chỉ phụ thuộc vào bản chất kim loại và silic, không phụ thuộc vào kích thước transistor

γ là hệ số được xác định theo:

𝛾 =𝐶1

Trong đó Cox là điện dung lớp oxide

Việc xác định được giá trị của Vth có ý nghĩa rất lớn trong việc xác định giá

trị các điện áp phân cực cho transistor Theo phương trình(1.3) muốn thay đổi giá trị của Vth ta chỉ có thể biến đổi giá trị của VBS

• Chế độ đảo ngược yếu:

Thực tế thì khi VGS < Vth vẫn có dòng điện chạy qua transistor nếu như VDS

không quá bé (VDS > 200mV) Chế độ làm việc này được gọi là đảo ngược yếu Khi

đó dòng ID sẽ biến thiên theo hàm mũ của VGS:

𝐼𝐷 = 𝜇𝑛𝐶𝑜𝑥𝑊𝐿 (𝑉𝐺𝑆−𝑉𝑡ℎ)𝑉𝐷𝑆 (1.7)

• VDS > VGS – Vth (chế độ bão hòa)

Nếu VDS> VGS – Vth và tiếp tục tăng lên nữa thì dòng ID lúc này không tăng lên nữa, nó không còn phục thuộc vào VDS mà chỉ phụ thuộc vào VGS Lúc này

transistor được gọi là làm việc trong chế độ bão hòa Dòng ID được xác định như phương trình (1.6) [2]

𝐼𝐷 = 𝜇𝑛𝐶𝑜𝑥𝑊𝐿 [(𝑉𝐺𝑆−𝑉𝑡ℎ)𝑉𝐷𝑆 − 2𝑉𝐷𝑆2 ] (1.8) Trong trường hợp này transistor đóng vai trò như một nguồn dòng và được

sử dụng nhiều trong hầu hết các mạch khuếch đại

• Mô hình tín hiệu nhỏ:

Khi tín hiệu vào ở mức bé để nghiên cứu hoạt động của transistor người ta đã đưa ra mô hình tín hiệu nhỏ như hình 1.15

Hình 1.14: Mô hình tín hi ệu nhỏ của transistor mắc theo sơ đồ S chung [2].

Đặc trưng cho mô hình tín hiệu nhỏ người ta thường dùng hệ số hỗ dẫn (gm) được xác định như phương trình 1.9

𝑔𝑚 =𝜕𝑉𝜕𝐼𝐷

𝐺𝑆

(1.9)

gm là hệ số đặc trưng cho sự biến đổi của dòng điện chạy qua transistor ID

theo điện áp nhỏ đặt vào giữa cực G và cực S gm thường được dùng để tính toán hệ

số khuếch đại của transistor, trở kháng vào ra của transistor Phương trình (1.10) xác định hỗ dẫn của transistor ở chế độ bão hòa

𝑔𝑚 = 𝜇𝑛𝐶𝑜𝑥𝑊𝐿 (𝑉𝐺𝑆−𝑉𝑡ℎ) (1.10)

Hiện nay trên thế giới có rất nhiều công ty cũng như các viện nghiên cứu cung cấp các công cụ thiết kế như Cadence, Synopsys, Magma Chúng tôi sử dụng công cụ thiết kế của Cadence

Chu trình thiết kế IC được thể hiện trong hình 1.15, trong đó phần CADENCE TOOL là những giai đoạn thiết kế mà Cadence có thể hỗ trợ chúng ta thực hiện

Hình 1.15: Quy trình thiết kế IC

Mục tiêu của đề tài là thiết kế bộ đánh thức hoạt động ở tần số cao 2.4 GHz bằng công nghệ CMOS Dưới đây tôi xin trình bày ngắn gọn một số thuật ngữ thường sử dụng trong phần mềm thiết kế Cadence

1.3.1 Một số khái niệm cơ bản trên Cadence IC

a T ệp dữ liệu công nghệ TechFile

Trong công nghiệp thiết kế IC, việc sử dụng công nghệ CMOS nào để chế

tạo IC ảnh hưởng rất lớn đến cấu trúc cũng như các đặc tính của IC đó Mỗi công nghệ CMOS chế tạo gắn liền với mỗi kích thước giới hạn của các linh kiện được sử

dụng trong thiết kế Kích thước này luôn được cố gắng thu nhỏ nhất để có thể tích

hợp được nhiều nhất số linh kiện trên một điện tích, thu nhỏ diện tích, giảm năng lượng tiêu thụ, nâng cao hiệu suất hoạt động, giảm giá thành sản phẩm Với mỗi kích thước, đặc tính của các linh kiện lại thay đổi, điện áp hoạt động, điện áp ngưỡng, điện áp đánh thủng, nhiễu và rất nhiều đặc tính ảnh hưởng tới phẩm chất của IC thay đổi Vì thế mỗi công nghệ chế tạo có một bộ thông số riêng được lưu trong một tệp dữ liệu gọi là TechFile Tệp dữ liệu này là kết quả của các nguyên tắc

vật lý cơ bản, nguyên tắc thiết kế và kết quả đo đạc tính toán thực nghiệm do các công ty chế tạo IC đưa ra căn cứ vào công nghệ mà họ sử dụng Tệp dữ liệu này là đặc trưng với mỗi công ty vì vậy nếu chúng ta dự định chế tạo linh kiện theo công nghệ của công ty nào thì phải sử dụng TechFile của công ty đó Ví dụ như chúng tôi

sử dụng công nghệ CMOS 130 nm và sẽ đưa bản thiết kế cho công ty TSMC để chế

tạo IC, chúng tôi phải sử dụng TechFile của công ty TSMC cung cấp

b Khái niệm Cell

Trong thư viện mỗi linh kiện hoặc khối linh kiện được gọi là một Cell Một Cell có thể chỉ đơn giản là một điện trở, tụ điện hoặc cả một khối chức năng đã hoàn thiện như bộ đảo Cell có một số thể hiện phổ biến như sau:

- schematic được tạo ra bằng trình soạn thảo Virtuaso Schematic Editing mô tả các thành phần của Cell, giá trị của chúng, sơ đồ đi dây

- symbol nếu cần biểu điễn khối linh kiện đơn giản hoặc phức tạp với

các đầu vào và đầu ra giúp cho các sơ đồ nguyên lý phức tạp trở lên đơn giản, rõ ràng hơn thuận tiện cho quá trình thiết kế

- layout thể hiện sơ đồ bố trí các lớp của IC

- Ngoài ra còn có một số thể hiện nữa như verilog-A, spectre…

c Tệp dữ liệu Netlist

Netlist là một tệp dữ liệu mô tả sơ đồ đi dây kết nối các linh kiện trong mạch

Từ đó trong quá trình mô phỏng Cadence sẽ căn cứ vào tệp này và sử dụng hai định luật Kirchhoff để tính toán giá trị điện áp tại các điểm nút, dòng điện trên các đường dây, cùng với đặc tính của các linh kiện được lập trình bởi nhà sản xuất sẽ

cho ta giá trị điện áp tại mọi điểm của mạch Mô phỏng gần nhất phẩm chất của

mạch phục vụ quá trình thiết kế

d Tệp dữ liệu Model

Tệp dữ liệu Model là tập các mô hình toán học của các linh kiện được sử

dụng để tính toán trong quá trình mô phỏng Với những phiên bản phần mềm mô phỏng sau này Model còn bao gồm kết quả đo đạc thực tế của linh kiện ở rất nhiều điểm riêng giúp đưa kết quả mô phỏng gần đúng với thực tế nhất

e T ệp dữ liệu Display.drf

Cũng tương tự như TechFile đây là tệp dữ liệu do nhà sản xuất tạo ra Đó là

một tệp các quy ước về màu sắc tương ứng với các vật liệu nhắm tạo thuận lợi cho quá trình thiết kế, kiểm tra, sản xuất giữu khách hàng và nhà sản xuất Display.drf phải được khai báo và đồng bộ với thư viện gốc của Cadence Khi thiết kế sơ đồ layout, người sử dụng sẽ theo bộ quy ước này

Cadence cung cấp công cụ Virtuaso Schematic Editing phục vụ cho việc

soạn thảo mạch nguyên lý của IC Kết quả của mạch nguyên lý là tệp Netlist sử

dụng trong quá trình mô phỏng

1.3.3 Bi ểu diễn Cell với Virtuaso Symbol Editing

Công cụ này giúp biểu diễn các Cell một cách trực quan và gọn gàng hơn

Với các sơ đồ nguyên lý có kích thước lớn và nhiều linh kiện thì công cụ này giúp gom các thành phần liên quan đến nhau thường là một khối thực hiện được một chức năng cơ bản của mạch, biểu diễn khối theo các kí hiệu quy ước dễ hiểu, giao

tiếp với mạch ngoài thông qua các đầu vào và đầu ra

1.4.4 Mô phỏng hoạt động của mạch nguyên lý

Để mô phỏng hoạt động của mạch trong quá trình thiết kế Cadence IC cung cấp công cụ Virtuoso Analog Design Environment Cùng với Netlist, Model phần

mềm sẽ tính toán giá trị dòng điện, điện áp từ đó xuất ra đưới dạng đồ thị theo thời gian, chế độ một chiều, các tham số đặc trưng như hệ số khuếch đại, hệ số nhiễu, hệ

số phản xạ…

1.3.5 Thi ết kế sơ đồ bố trí các lớp của IC

Sau khi hoàn thành quá trình thiết kế mạch nguên lý với kết quả đạt được là các linh kiện trong mạch, kích thước từng linh kiện Khi đó dựa vào cấu trúc Layout đặc trưng của từng linh kiện (giống nhau về bản chất nhưng có khác nhau về sơ đồ các lớp, cách quy ước) để thiết kế sơ đồ layout tổng thể của cả IC

1.3.6 Ki ểm tra sơ đồ layout theo quy tắc của nhà sản xuất

Bộ quy tắc thiết kế trên là bộ quy tắc chuẩn chung nhất được đưa ra cho quá trình thiết kế Tuy nhiên thực tế mỗi nhà sản xuất lại có thể có một số sự điều chỉnh của riêng mình do đặc thù công nghệ của họ Các thông tin này được lưu trong tệp

dữ liệu Diva đi kèm cùng thư viện của họ

Cadence cung cấp một công cụ giúp kiểm tra lại quá trình thiết kế đã thỏa mãn các yêu cầu về khoảng cách của nhà sản xuất đó là Design Rules Check (DRC) Bộ công cụ này sẽ căn cứ vào tệp dữ liệu Diva của nhà sản xuất và tiến hành kiểm tra lại toàn bộ bản thiết kế Các thông báo lỗi sẽ được đưa ra nếu có Người thiết kế phải kiểm tra và sửa lỗi cho đến khi phần mềm thông báo hoàn thành

1.3.7 So sánh mạch nguyên lý với sơ đồ layout

Khi chúng ta thiết kế xong sơ đồ layout cần phải kiểm tra nó với sơ đồ nguyên lý Nguyên tắc kiểm tra dựa trên sự so sánh giữa hai tệp netlist của hai sơ đồ này Sơ đồ layout sẽ phải tuyệt đối trùng khớp với sơ đồ nguyên lý về mặt netlist

Phần dư ra do dây dẫn có điện trở, ảnh hưởng của các khối đến nhau… cũng được

mô phỏng và đưa ra giới hạn tối đa cần phải đạt được

Cadence hỗ trợ chúng ta thực hiện công việc này bằng công cụ LVS (Layout versus Schematic)

Chương 2 Phân tích thiết kế bộ đánh thức

Có rất nhiều cách để xây dựng một bộ thu sóng vô tuyến (Radio Frequency- RF) Có thể sử dụng những bộ thu có kiến trúc phức tạp với độ nhạy rất cao, hay sử dụng những thiết bị thụ động đơn giản,thậm chí không cần nguồn cấp Tuy nhiên,do yêu cầu đặc trưng của bộ đánh thức là cấu trúc phải tương đối đơn giản, đặc biệt là công suất tiêu thụ rất thấp và độ nhạy tốt, nên việc lựa chọn một hệ thống nào cho phù hợp cần phải cân nhắc một cách kỹ lưỡng Những hệ thống đã và đang được sử

dụng cho bộ thu sẽ được đưa ra phân tích và đánh giá Qua đó lựa chọn một hệ

thống tối ưu nhất, hay đề xuất một hệ thống mới cho bộ đánh thức

Dưới đây sẽ trình bày chi tiêt tại sao cần có bộ đánh thức, trình bày các phân tích về kiến trúc bộ thu đã có, kiến trúc, nguyên lý hoạt động bộ thu được đề xuất dùng cho bộ đánh thức, đồng thời cũng sẽ trình bày sơ lược về một số khối quan trọng nhất trong bộ thu sẽ được ưu tiên thiết kế trước

2.1 T ại sao cần có bộ đánh thức

Trong thực tế, để giảm công suất tiêu thụ trong quá trình hoạt động của toàn

bộ hệ thống WSN cũng như từng nút, người ta đã đã điều khiển hoạt động của thiết

bị theo từng chu trình: thiết bị điện tử của mỗi nút sẽ được bật lên bởi tín hiệu đồng

bộ để thực hiện chức năng của nó, sau đó lại chuyển sang chế độ ngủ (sleep-mode)

gần như không tiêu thụ công suất Trong mạng đồng bộ, mỗi nút sử dụng tín hiệu đồng bộ từ một bộ định thời chung cho toàn mạng Còn mạng cận đồng bộ, tín hiệu đồng hồ được tạo ra bởi bộ định thời riêng của mỗi nút Dù sử dụng phương pháp nào thì đều có hạn chế:

- Đối với mạng đồng bộ: Do phạm vi hoạt động của mạng lơn, khoảng cách

giữa các nút con với nút trung tâm không đồng nhất việc duy trì một tín hiệu đồng bộ cho tất cả các nút là hết sức khó khăn

- Đối với mạng cận đồng bộ, mỗi nút sử dụng một bộ định thời đòi hỏi độ chính xác cao làm tăng giá thành, sự thiếu đồng bộ giữa thu và phát cũng làm tăng công suất tiêu thụ trung bình Hình 1.1 minh họa chu trình hoạt động

của mạng cận đồng bộ

Hình 2.1: Chu trình hoạt động của nút trong mạng cận đồng bộ

Một giải pháp được đưa ra để khắc phục những hạn chế trên đó là sử dụng bộ đánh thức (wake-up receiver) được ký hiệu là WU_RX Bên cạnh bộ thu chính, mỗi nút sẽ được bổ sung một bộ đánh thức có khả năng hoạt động như một bộ thu tuy nhiên công suất tiêu thụ cực nhỏ Bộ đánh thức sẽ liên tục lắng nghe và giám sát kênh truyền, khi có tín hiệu gửi cho nút thì bộ đánh thức sẽ gửi tín hiệu đánh thức

tới bộ thu chính Trong khi đó bộ thu chính tiêu thụ nhiều năng lượng sẽ được đặt ở chế độ nghỉ, nó chỉ được đánh thức để thực hiện chức năng của mình khi có tín hiệu

từ bộ đánh thức Bằng cách này công suất tiêu tụ của bộ thu chính cũng như của nút

sẽ được giảm xuống mức tối thiểu Chu trình hoạt động của thiết bị có dùng bộ đánh thức được minh họa trong hình 1.2

Hình 2.2: Chu trình ho ạt động của nút khi có bộ đánh thức

2.2 Phân tích các kiến trúc bộ thu

2.2.1 B ộ thu thụ động

Một bộ thu đơn giản và điển hình nhất cho loại này là hệ thống nhận dạng sử

dụng sóng RF (radio frequency identification-RFID) như minh họa ở hình 2.3

nhạy rất kém -25.7 dBm, đòi hỏi công suất phát của đầu đọc Reader tương đối lớn

34.5 dBm theo tính toán thì để phát một chuỗi 15 bit/S cần công suất phát trung bình là 425 uW [2] Như vậy, nếu ứng dụng một cấu trúc tương tự cho bộ đánh thức gặp thách thức lớn về tối ưu về độ nhạy cũng như năng lượng tiêu thụ

2.2.2 B ộ thu truyền thống

Những bộ thu truyền thống có kiến trúc tương đối phức tạp Chúng sử dụng các linh kiện tích cực để đạt được độ nhạy cao và tốc độ dữ liệu lớn Độ nhạy đạt được bởi loại này vượt xa khả năng cho phép của thẻ RFID

Kiến trúc chung của bộ thu loại này là đều sử dụng khối chuyển đổi tần số, tín hiệu được chuyển về tần số thấp hơn để dễ dàng thực hiện xử lý tín hiệu như khuếch đại, lọc nhiễu…

Supper-heterodyne là kiến trúc điển hình nhất cho loại bộ thu này(hình 2.1):

Hình 2.4: Kiến trúc supper-heterodyne

Sau khi qua bộ lọc thông giải, tín hiệu qua khối khuếch đại nhiễu nhỏ, để loại

bỏ bớt nhiễu, sau đó tín hiệu được chuyển đổi về trung tần (intermediate IF) sử dụng khối dao động nội (Local Oscillator-LO) Tín hiệu IF được khuếch đại

frequency-để loại bỏ nhiễu ảnh và nhiễu giao thoa Bộ trộn thứ hai sẽ chuyển đổi tín hiệu sang một chiều(DC)