Bài giảng Kiến trúc máy tính - Chương 7: Bộ nhớ máy tính - Nguyễn Kim Khánh

Các đặc trưng của hệ thống nhớ tiếp... Các đặc trưng của hệ thống nhớ tiếp... Các đặc trưng cơ bản dữ liệu đang được sử dụng tiếp bởi CPU gian địa chỉ bộ nhớ mà CPU quản lý.. Nguyên tắc

Nội dung học phần

 Chương 1 Giới thiệu chung

 Chương 2 Cơ bản về logic số

7.1 Tổng quan về hệ thống nhớ 7.2 Bộ nhớ bán dẫn

7.3 Bộ nhớ chính 7.4 Bộ nhớ cache 7.5 Bộ nhớ ngoài 7.6 Bộ nhớ ảo

7.7 Hệ thống nhớ trên máy tính cá nhân

Nội dung của chương 7

Các đặc trưng của hệ thống nhớ (tiếp)

Các đặc trưng của hệ thống nhớ (tiếp)

Các đặc trưng của hệ thống nhớ (tiếp)

2 Phân cấp hệ thống nhớ

Ví dụ hệ thống nhớ thông dụng

Bé vi xö lý CPU

Bé nhí Cache L1

TËp thanh ghi

Bé nhí chÝnh

Bé nhí ngoµi

Bé nhí Cache L2

Bé nhí m¹ng

Từ trái sang phải:

 dung lượng tăng dần tốc độ giảm dần

3 Phát hiện và hiệu chỉnh lỗi trong bộ nhớ

thông tin dư thừa

 Lưu trữ (m+k) bit

 Không phát hiện thấy dữ liệu lỗi

 Phát hiện thấy dữ liệu lỗi và có thể hiệu chỉnh dữ liệu thành đúng

 Phát hiện thấy lỗi nhưng không có khả năng hiệu chỉnh  cần phát ra tín hiệu báo lỗi

Sơ đồ phát hiện và hiệu chỉnh lỗi

vµ ®-a d÷ liÖu ra

Ví dụ mã sửa lỗi Hamming (m=4, k=3)

1 1

1

0 0

0

1 0

1

0 0

1

bit bÞ sai

Mặt nạ

Không khả biến

bằng tia cực tím,

cả chip Electrically Erasable

PROM (EEPROM)

bằng điện, mức từng byte

Flash memory

Bộ nhớ

bằng điện, từng khối

1 Phân loại

ROM (Read Only Memory)

Các kiểu ROM

trình  chỉ ghi được một lần

trình  ghi được nhiều lần

Các kiểu ROM (tiếp)

RAM (Random Access Memory)

(Static and Dynamic)

SRAM (Static) – RAM tĩnh

DRAM (Dynamic) – RAM động

Các DRAM tiên tiến

(SDRAM): làm việc được đồng bộ bởi xung clock

Data Rate SDRAM)

(RDRAM)

.

Các tín hiệu của chip nhớ

nhớ = m bit

 Tín hiệu chọn chip CS (Chip Select)

 Tín hiệu điều khiển đọc OE (Output Enable)

 Tín hiệu điều khiển ghi WE (Write Enable) (Các tín hiệu điều khiển thường tích cực với mức 0)

Tổ chức bộ nhớ một chiều

Bộ giải mã

địa chỉ

.

.

.

Tổ chức bộ nhớ hai chiều

Bộ giải mã

địa chỉ hàng

Ma trận nhớ

2 n1 hàng x (2 n2 cột x m bit)

Bộ

đệm dữ

Hàng nhớ Hàng nhớ

Hàng nhớ

.

.

 mỗi từ nhớ có độ dài m-bit

[2 n1 x (2 n2 x m)] bit = (2 n1+n2 x m) bit = (2 n x m) bit

 Bước 1: bộ giải mã hàng chọn 1 trong 2 n1 hàng

 Bước 2: bộ giải mã cột chọn 1 trong 2 n2 từ nhớ (cột) của hàng đã được chọn

Tổ chức của DRAM

Chốt

địa chỉ hàng

Ma trận nhớ

2 n hàng x (2 n cột x m bit)

Bộ

đệm dữ

địa chỉ hàng

Chốt địa chỉ cột

RAS

CAS

.

Tổ chức của DRAM

phép truyền 2n bit địa chỉ

(Row Address Select)

(Column Address Select)

Chip nhớ

3 Thiết kế mô-đun nhớ bán dẫn

Tăng độ dài từ nhớ

VD1:

Ví dụ tăng độ dài từ nhớ

A 11 ÷A 0

D 3 ÷ D 0 CS

Bài toán tăng độ dài từ nhớ tổng quát

Tăng số lượng từ nhớ

VD2:

D7÷ D0

Bé gi¶i m·

Bài tập

Y2 Y3

7.3 Bộ nhớ chính

1 Các đặc trưng cơ bản

dữ liệu đang được sử dụng

tiếp bởi CPU

gian địa chỉ bộ nhớ mà CPU quản lý

hệ điều hành

2 Tổ chức bộ nhớ đan xen (interleaved memory)

bộ nhớ: m = 8, 16, 32, 64,128 bit

 tổ chức bộ nhớ vật lý khác nhau

m=8bit  một băng nhớ tuyến tính

6 5 4 3 2 1 0

.

.

m = 16bit  hai băng nhớ đan xen

9 7 5 3 1

.

.

A N-1 - A 1

8 6 4 2 0

.

.

2i 2i+1

BE0 BE1

Bé t¹o tÝn hiÖu chän byte

A0 B W

BE1 BE0

BE0

kh«ng chän Chän byte thÊp Chän byte cao Chän c¶ hai byte Chän byte

C¸c tÝn hiÖu chän byte

m = 32bit  bốn băng nhớ đan xen

17 13 9 5 1

.

.

A N-1 - A 2

16 12 8 4 0

.

.

4i 4i+1

Bé t¹o tÝn hiÖu chän byte

.

.

18 14 10 6 2

.

.

4i+2 4i+3

A1

DW

BE0

BE2 BE3

m = 64bit  tám băng nhớ đan xen

17 9 1

.

A N-1 - A 3

D15 - D8

16 8 0

.

D7 - D0

8i 8i+1

23 15 7

.

7.4 Bộ nhớ đệm nhanh (cache memory)

1 Nguyên tắc chung của cache

CPU thường chỉ tham chiếu các thông tin trong một khối nhớ cục bộ

Cấu trúc dữ liệu mảng

Nguyên tắc chung của cache (tiếp)

nhằm tăng tốc độ CPU truy cập bộ nhớ

cache CPU Bé nhí chÝnh

TruyÒn theo tõ nhí TruyÒn theo block nhí

Lịch sử hình thành cache

trên mainboard Tốc độ truy xuất cache bằng ½ tốc

độ CPU

 Pentium III Coppermine, cache L2 nằm trên chip Tốc

độ cache L2 bằng với tốc độ CPU

 Cache L1 nằm trong core xử lý, on-chip

 Cache L2, L3 nằm ngoài core, nhưng on-chip

Hình ảnh về cache

Cache chiếm

nhiều diện tích

AMD Athlon

 Intel Quad Core  Intel Core i7

 Intel Pentium 5  AMD Quad Core

Ví dụ về thao tác của cache

(nhanh)

liệu từ bộ nhớ chính vào cache

CPU

Cấu trúc chung của cache / bộ nhớ chính

Cấu trúc chung của cache / bộ nhớ chính (tiếp)

các khối có kích thước bằng nhau

Cấu trúc chung của cache / bộ nhớ chính (tiếp)

nạp vào các Line của cache

nào của bộ nhớ chính hiện đang được chứa ở Line đó

có hai khả năng xảy ra:

miss)

Ánh xạ trực tiếp

vào một Line của cache:

Minh hoạ ánh xạ trực tiếp

Tag

Cache

Tag Bé nhí chÝnh

.

Đặc điểm của ánh xạ trực tiếp

ba trường:

 Trường Word gồm W bit xác định một từ nhớ

trong Block hay Line:

 Trường Line gồm L bit xác định một trong số các

Line trong cache:

 Trường Tag gồm T bit:

Ánh xạ liên kết toàn phần

nào của cache

Minh hoạ ánh xạ liên kết toàn phần

Tag

Cache

Tag Bé nhí chÝnh

.

Đặc điểm của ánh xạ liên kết toàn phần

mất nhiều thời gian

Ánh xạ liên kết tập hợp

 B0  S0

 B1  S1

 B2  S2



Minh hoạ ánh xạ liên kết tập hợp

.

.

B0 B1 B2 B3 B4 B5

.

Đặc điểm của ánh xạ liên kết tập hợp

Ví dụ về ánh xạ địa chỉ

cho ba trường hợp tổ chức:

Với ánh xạ trực tiếp

Với ánh xạ liên kết toàn phần

Tag

27 bit

Word

5 bit

Với ánh xạ liên kết tập hợp 4 đường

Bài tập

Giả thiết rằng máy tính có 128KB cache tổ chức theo kiểu ánh xạ liên kết tập hợp 4-line

Cache có tất cả là 1024 Set từ S0 đến S1023 Địa chỉ bộ nhớ chính là 32-bit và đánh địa chỉ cho từng byte

a) Tính số bit cho các trường địa chỉ khi truy nhập cache ?

được ánh xạ vào Set nào của cache ?

3 Thuật giải thay thế (1): Ánh xạ trực tiếp

định

Thuật giải thay thế (2): Ánh xạ liên kết

 Random: Thay thế ngẫu nhiên

nằm lâu nhất ở trong Set đó

nào trong Set có số lần truy nhập ít nhất trong

cùng một khoảng thời gian

trong Set tương ứng có thời gian lâu nhất không

được tham chiếu tới

4 Phương pháp ghi dữ liệu khi cache hit

5 Cache trên các bộ xử lý Intel

Sơ đồ Pentium 4

PowerPC G4 (dùng cho Power Mac)

2 Đĩa từ

Các đặc tính đĩa từ

Nhiều đĩa

Cylinders

RAID

Đặc điểm của RAID

lưu trữ các thông tin kiểm tra chẵn lẻ, cho phép khôi phục lại thông tin trong trường

RAID 0, 1, 2

RAID 3 & 4

RAID 5 & 6

Ánh xạ dữ liệu của RAID 0

3 Đĩa quang (tiếp)

xem video

4 Flash Disk

7.6 Bộ nhớ ảo (Virtual Memory)

chính và bộ nhớ ngoài mà được CPU coi như là một bộ nhớ duy nhất (bộ nhớ chính)

chỉ bộ nhớ thành các trang nhớ có kích thước bằng nhau và nằm liền kề nhau Thông dụng: kích thước trang = 4KBytes

thành các đoạn nhớ có kích thước thay đổi, các đoạn nhớ có thể gối lên nhau

Phân trang

thước bằng nhau gọi là các khung trang

Cấp phát các khung trang

Địa chỉ logic và địa chỉ vật lý của phân trang

Nguyên tắc làm việc của bộ nhớ ảo phân trang

 Không yêu cầu tất cả các trang của tiến trình nằm trong bộ nhớ

 Có thể cần hoán đổi một trang nào đó ra để lấy chỗ

Thất bại

 Thuật toán thay trang

 Giảm bớt số tiến trình đang chạy Thêm bộ nhớ

Lợi ích

bộ nhớ để chạy

lớn hơn tổng bộ nhớ sẵn dùng

bộ nhớ thực

Cấu trúc bảng trang

Translation Lookaside Buffer

7.7 Hệ thống nhớ trên PC hiện nay

xử lý

mô-đun nhớ RAM

 30 chân: 8 đường dữ liệu

 72 chân: 32 đường dữ liệu

 64 đường dữ liệu

Hệ thống nhớ trên PC (tiếp)

 Chương trình Bootstrap loader

 Các trình điều khiển vào-ra cơ bản (BIOS)

 Chứa thông tin cấu hình hệ thống

 Có pin nuôi riêng

Hết chương 7