VŨ NGỌC THANH SANGTRỊNH TẤN ĐẠT KHOA CÔNG NGHỆ THÔNG TIN ĐẠI HỌC SÀI GÒN Email: trinhtandat@sgu.edu.vn Website: https://sites.google.com/site/ttdat88 Bộ Nhớ Chính 2... BỘ NHỚ BÁN DẪN – D
Trang 1VŨ NGỌC THANH SANG
TRỊNH TẤN ĐẠT
KHOA CÔNG NGHỆ THÔNG TIN
ĐẠI HỌC SÀI GÒN
Email: trinhtandat@sgu.edu.vn
Website: https://sites.google.com/site/ttdat88
Bộ Nhớ Chính (2)
Trang 2BỘ NHỚ BÁN DẪN – DYNAMIC RANDOM ACCESS MEMORY
DRAM dùng n địa chỉ dồn kênh để nạp lần
lượt (2 lần) địa chỉ hàng và địa chỉ cột vào
đệm địa chỉ/
Dung lượng của chip DRAM 2 2n × m bit
Các chân tín hiệu điều khiển
• RAS (Row Access Strobe): điều khiển việc nạp địa
chỉ hàng
• CAS (Column Access Strobe): điều khiển việc nạp
địa chỉ cột
• W/R = 0 điều khiển ghi chip, W/R = 1 điều khiển
đọc chip
Trang 3TỔ CHỨC CHIP NHỚ
Trang 4Cơ chế refresh của DRAM
liệu bị thay đổi
• Khi đọc/ghi bộ nhớ thì DRAM được làm tươi tự động
• Có 03 kỹ thuật làm tươi (refresh phổ biến)
+ Chỉ kích hoạt RAS (RAS – Only – Refresh)
+ Làm tươi ẩn (Hiden – Refresh)
Trang 5Cơ chế refresh của DRAM
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy Tính
❑ Chỉ kích hoạt RAS (RAS – Only – Refresh)
• Sử dụng các chu trình đọc giả để làm tươi DRAM
• Tín hiệu 𝑅𝐴𝑆 được đặt ở mức tích cực để chọn hàng
• Các tín hiệu 𝐶𝐴𝑆 bị cấm
• DRAM được đọc bên trong một hàng vào các cặp dây bit và khuếch đại số liệu đọc, tuy nhiên không truyền được chúng ra các cặp dây I/O → Số liệu không truyền ra đệm lối ra
Trang 6Cơ chế refresh của DRAM
• DRAM sử dụng một mạch logic làm tươi riêng
• Quá trình làm tươi được tự thực hiện bởi chíp DRAM
• Địa chỉ làm tươi được phát ra từ bên trong bởi bộ đếm địa chỉ
Trang 7Cơ chế refresh của DRAM
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy Tính
• Chu kì làm tươi dấu sau chu kì đọc bộ nhớ
• Bộ đếm phát ra địa chỉ làm tươi
Trang 8CÁC CHẾ ĐỘ LÀM TƯƠI NHANH DRAM
❑ Chế độ trang
• Địa chỉ cột thay đổi, địa chỉ hàng giữ nguyên.
• Để khởi phát quá trình đọc, mạch điều khiển kích hoạt tín hiệu 𝑅𝐴𝑆 sau đó kích hoạt tín hiệu 𝐶𝐴𝑆.
• Trong chế độ phân trang để truy nhập ô nhớ tiếp theo, nếu ô nhớ nằm trên cùng một
trang thì tín hiệu 𝑅𝐴𝑆 không bị cấm, chỉ có tín hiệu 𝐶𝐴𝑆 bị cấm trong một thời gian ngắn, sau đó được kích hoạt trở lại.
❑ Chế độ cột tinh
• Tăng nhanh tốc độ làm tươi DRAM.
• Tín hiệu 𝐶𝐴𝑆 giữ nguyên không đổi ở mức thấp.
• Mạch điều khiển DRAM tự phát hiện các thay đổi trên các tín hiệu cột.
❑ Chế độ Nibble
❑ Chế độ nối tiếp
❑ Chế độ đan xen
Trang 9THIẾT KẾ MODULE NHỚ BÁN DẪN
• Dung lượng chip nhớ là 2n × m
• Thiết kế để tăng dung lượng
1 Tăng độ dài ngăn nhớ (tăng m)
2 Tăng số lượng ngăn nhớ (tăng n)
3 Kết hợp cả hai (tăng m và n)
Qui tắc: ghép nối các chip nhớ song song (tăng độ dài) hoặc nối tiếp bằng mạch giải mã (tăng số lượng)
Trang 10Ví dụ
❑ Tăng độ dài từ nhớ
• Cho chip nhớ SRAM 4K x 4 bit Hãy thiết kế mô-đun nhớ 4K x 8 bit
• Giải:
Dung lượng chip nhớ = 2 12 x 4 bit
Chip nhớ có:
12 chân địa chỉ
4 chân dữ liệu Mô-đun nhớ cần có:
12 chân địa chỉ
8 chân dữ liệu Tổng quát
• Cho chip nhớ 2n x m bit
• Thiết kế mô-đun nhớ 2n x (k*m) bit
• Dùng k chip nhớ
Trang 11Ví dụ
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy Tính
❑ Tăng số lượng từ nhớ
• Cho chip nhớ SRAM 4K x 8 bit Hãy thiết kế mô-đun nhớ 8K x 8 bit
• Giải:
Dung lượng chip nhớ = 2 12 x 8 bit
Chip nhớ có:
12 chân địa chỉ
8 chân dữ liệu Dung lượng mô-đun nhớ = 2 13 x 8 bit
13 chân địa chỉ
8 chân dữ liệu
Trang 12Bài tập
1) Tăng số lượng từ gấp 4 lần:
Thiết kế mô-đun nhớ 16K x 8 bit Gợi ý: Dùng mạch giải mã 2 -> 4 2) Tăng số lượng từ gấp 8 lần:
Thiết kế mô-đun nhớ 32K x 8 bit Gợi ý: Dùng mạch giải mã 3 -> 8 3) Thiết kế kết hợp:
Thiết kế mô-đun nhớ 8K x 8 bit
Trang 13THANK YOU FOR YOUR ATTENTIONS
Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy Tính