Thời lượng : 3 tiết bài giảngMục đích : Cách đánh giá hiệu quả của thiết kế, vai trò của yếu tố thuật toán trong bài toán thiết kế số, các thuật toán cơ bản của khối cộng, khối dịch.. K
Trang 1Thiết kế logic số
(VLSI design)
Bộ môn KT Xung, số, VXL
quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thiet-ke-logic-so
08/2012
Trang 2Thời lượng : 3 tiết bài giảng
Mục đích : Cách đánh giá hiệu quả của thiết kế, vai trò của yếu tố thuật toán trong bài toán thiết
kế số, các thuật toán cơ bản của khối cộng, khối dịch.
Nội dung : Khối cộng thấy nhớ trước Khối dịch không sử dụng toán tử.
Mục đích, nội dung
Trang 3Serial Adder
Đánh giá hiệu quả của sơ đồ thiết kế?
A B
Cin
Sum Cout
Trang 4Đn1 : Một lớp trễ (level) là độ trễ của một
cổng logic bất kỳ 2 đầu vào.
Đn2 :Cổng tương đương là một cổng logic
bất kỳ 2 đầu vào.
Trang 5Serial Adder
Tài nguyên 5 x N Tốc độ 2 x N +1
A B
Cin
Sum Cout
Trang 6Carry generation & Carry propogation
gi = ai and bi = ai.bi
– carry generation gi = 1 (ai, bi =1) - bit nhớ sinh
ra ở vị trí thứ i của chuỗi nhớ
pi = ai or bi = ai + bi
carry propogation pi = 1 - tại vị trí thứ i sẽ cho
phép bit nhớ ở phía trước nếu có lan truyền
qua.
Trang 7Calculation carry based on P & G
c0 = g0 + Cin.P0
c1 = g1 + g0.p1 + Cin.p0.p1
= g1 + c0 p1
c2 = g2 + g0.p1.p2 + g1.p2 + Cin.p0.p1.p2
= g2 + c1 p2
c3 = g3+g0.p1.p2.p3+g1.p2.p3+g2.p3+ Cin.p0.p1.p2.p3
= g3 + c2 p3
Trang 8Calculation carry based on P & G
c0 = g0 + Cin.P0
c1 = g1 + g0.p1 + Cin.p0.p1
= g1 + c0 p1
c2 = g2 + g0.p1.p2 + g1.p2 + Cin.p0.p1.p2
= g2 + c1 p2
c3 = g3+g0.p1.p2.p3+g1.p2.p3+g2.p3+ Cin.p0.p1.p2.p3
= g3 + c2 p3
Trang 9g0 = g0
g01 = g1 + g0.p1
g02 = g2 + g0.p1.p2 + g1.p2
g03 = g3+g0.p1.p2.p3+g1.p2.p3+g2.p3
p0 = p0
p01 = p0 p1
p02 = p0 p1 p2
p03 = p0 p1 p2 p3
Trang 10CLA
Trang 11Câu 1: Tiêu chí nào trong thiết kế mạch số tích
hơp thường được ưu tiên nhất
A Tài nguyên sử dụng, và tốc độ của khối thiết kế.
B Thuật toán thiết kế
C Tốc độ của khối thiết kế
D Hiệu suất làm việc của khối thiết kế.
Trắc nghiệm
Trang 12Trắc nghiệm
Câu 2: Ưu điểm chính của khối cộng dùng thuật toán nối tiếp (Serial Adder)
Trang 13Trắc nghiệm
Câu 3: Nhược điểm chính của khối cộng dùng CLA
A Sử dụng nhiều tài nguyên logic.
B Có cấu tạo phức tạp, gây khó khăn cho quá trình
thiết kế
C Khó mô tả và khó kiểm tra
D Không thể chia nhỏ thiết kế và cần thiết kế lại nếu
thay đổi độ rộng bit của các hạng tử đầu vào
Trang 14Trắc nghiệm
Câu 4: Nguyên lý cơ bản để tăng tốc cho khối cộng dùng thuật toán CLA
A Tính trước các bit nhớ ở các các vị trí trọng số cao
trong khi chờ bit nhớ của các vị trí trọng số thấp xác định
B Chia chuỗi bit nhớ thành các giai đoạn và tính toán
tối đa các giá trị cần thiết độc lập trong từng giai đoạn đó
C Ngắt sự lệ thuộc tự nhiên của các bit nhớ trong
chuỗi với nhau
D Sử dụng biến đổi toán học để xây dựng sơ đồ tính
bit nhớ không lệ thuộc trực tiếp vào nhau