Điều khiển quạt bằng hồng ngoại

Trong 32 chân đó có 24 chân có tác dụng kép nghĩa là 1 chân có 2 chức năng, mỗi một đường có thể hoạt động xuất/ nhập, hoạt động như một đường điều khiển hoặc hoạt động như một đường địa

Trong cuộc sống, con người luôn muốn tận dụng thời gian và sức lực của mình để làm được nhiều công việc cùng lúc Chính vì vậy nhiều sản phẩm và hệ thống máy móc với sự điều khiển từ xa đã ra đời để phục phụ nhu cầu đó của con người Trong những sinh hoạt hằng, chắc hẳn chúng ta luôn bắt gặp nhiều thí bị được diều khiển từ xa bằng remote

Vì vậy, em chọn đề “điều khiển quạt bằng remote” để tìm hiểu cách thức thu nhận tín hiệu từ remote từ đó thực hiện các lệnh để điều khiển thiết bị như thế nào Đồng thời cũng cố kiến thức đã học về vi xử lý cũng như những môn cơ sở khác đã học

Do kiến thức còn hạn hẹp nên trong quá trình thực hiện đề tài không thể tránh những sai sót rất mong quý thầy cô thông cảm và giúp đỡ để em có thể thực hiện tốt những đề tài sau này

Trong quá trình thực hiện đề tài, em đã gặp phải những trở ngại Nhưng với sự giúp đỡ tận tình của thầy cô, em đã hoàn thành đề tài của mình

Em xin gởi lời cảm ơn chân thành đến cô Đào Thị Thu Thủy đã hướng dẫn tận tình

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN:

Chữ ký của giáo viên

NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN:

Chữ ký của giáo viên

MỤC LỤC

CHƯƠNG 1: LÝ THUYẾT

1.1 Mắt thu hồng ngoại (TSOP 18x) -1

1.1.1.Mô tả - 1

1.1.2.Đặc tính -3

1.1.3.Trạng thái khung dữ liệu -3

1.2 Tìm hiểu về P89V51RB2 -4

1.2.1 Sơ đồ khối P89V51RB2 -5

1.2.2 Sơ đồ chân và chức năng các chân P89V51RB2 -5

1.2.2.1 Các Port - -6

1.2.2.2 Các chân tín hiệu điều khiển - -7

1.2.3 Tổ chức bộ nhớ -9

1.2.3.1 Bộ nhớ trong -9

1.2.3.1.1 Bộ nhớ ROM -9

1.2.3.1.2 Bộ nhớ RAM -9

1.2.3.1.3 Các thang ghi chức năng đặc biệt -10

1.2.3.2 Bộ nhớ ngoài -14

1.2.4 Hoạt động Reset -15

1.2.5 Các tập lệnh -17

1.2.6 Hoạt động của các port nối tiếp -19

1.2.6.1 Thanh ghi đệm port nối tiếp(SBUF) -19

1.2.6.2 Thanh ghi điều khiển Port nối tiếp SCON -19

1.2.6.3 Khởi động và truy xuất các thanh ghi Port nối tiếp -21

CHƯƠNG 2: THIẾT KẾ VÀ THI CÔNG 2.1 Tìm hiểu về đề tài - 23

2.1.1 Nhiệm vụ đặt ra - 23

2.1.2.Giải quyết nhiệm vụ đặt ra - 23

2.2 Thiết kế phần cứng và nguyên lý hoạt động của các khối

2.2.1 Khối thu tín hiệu -26

2.2.2 Khối vi xử lý - -26

2.2.3 Khối điều khiển quạt - - 27

2.2.4 Khối hiển thị - 28

2.2.5 Khối nguồn - 29

2.2.6 Sơ đồ nguyên lý điều khiển mạch điều khiển quạt - 30

2.2.7 Sơ đồ mạch in mạch điều khiển quạt - 30

3 Phần mềm và giải thuật - 31

2.3.1 Phần mềm - 31

2.3.2 Thuật toán và đồ giải thuật - 31

CHƯƠNG 3: ĐÁNH GIÁ – KẾT LUẬN 3.1 Kết quả thực hiện - 47

3.2 Khuyết điểm - 47

3.3 Hướng khắc phục và phát triển - 47

PHỤC LỤC - 48

TÀI LIỆU THAM KHẢO - 61

1.1.2.Đặc tính:

• Bộ cảm quang và tiền khuếch đại trong cùng một gói

• Bộ lọc nội cho tầng số PCM

• Tích hợp cho TTL và CMOS

• Ngõ ra tích cực mức thấp

• Cải thiện vỏ bọc chống nhiễu điện

• Chiều dài chuỗi xung tín hiệu ≥ 6 chu kỳ/chuỗi xung

• Kích thước nhỏ

• Tăng cường khả năng chống lại các loại nhiễu ánh sáng

• Không xuất hiện xung nhiễu tại ngõ ra

• Thời gian đáp ứng ngắn sau khi mở nguồn (< 200μ s)

1 1.3.Trạng thái khung dữ liệu:

Tín hiệu dữ liệu nên theo các điều kiện:

• Tần số sóng mang nên được dặt ở trung tâm giải thông

• Chiều dài chuỗi xung tín hiệu nên là 6 chu kỳ/một chuỗi xung tín hiệu hoặc hơn

• Sau mõi chuỗi xung tín hiệu một khoảng thời gian trống là cần thiết

• Khung dữ liệu không nên tiếp tục sự truyền tín hiệu Ở đó phải có một thời gian dừng (ít nhất 15ms) tại thời điểm bé hơn mõi 90ms ( xem hình1.4)

Một vài ví dụ cho khung trạng thái tín hiệu: NEC code (lặp xung), NEC code (lặp dữ liệu), Toshiba Micom format, Sharp code, RC5 code, RECS-80 code, R-2000 code

Khi một tín hiệu nhiễu được đáp ứng cho TSOP18x Nó có thể vẫn thu tín hiệu dữ liệu Tuy nhiên cường độ được giảm để mà xung không mong đợi không xuất hiện

Một vài ví dụ về tín hiệu nhiễu bị triệt tiêu bởi TSOP18x:

• DC light ( đèn dây tóc, ánh sáng mặt trời)

• Tín hiệu liên tục tại một tần số bất kỳ

• Tín hiệu từ đèn huỳnh quang

• Tín hiệu hồng ngoại liên tục( 1ms xung tín hiệu, 2ms dừng)

1.

2 Tìm hiểu về P89V51RB2:

Là bộ vi điều khiển của Philips Corporation sử dụng bộ vi điều khiển

trung tâm 80C51 với 16/32/64 kB ROM,1kB RAM và nhiều tính năng vượt trội Ba Timer 16 bit, hai Watch-dog Timer, hai thanh ghi DPTR, tám nguồn ngắt, PWM( Pulse Width Modulator), SPI( Serial Peripheral Interface) và đặc biệt là bộ nhớ chương trình trên chip có tính năng ISP( In-System Programming) và IAP( In-Application Programming),…

1.2.1 Sơ đồ khối P89V51RB2:

1

.

P89V51RB2 có 40 chân trong đó 32 chân có công dụng xuất/ nhập Trong 32 chân đó có 24 chân có tác dụng kép (nghĩa là 1 chân có 2 chức năng), mỗi một đường có thể hoạt động xuất/ nhập, hoạt động như một đường điều khiển hoặc hoạt động như một đường địa chỉ/dữ liệu của bus địa chỉ/ dữ liệu đa hợp

Hình 1.5: Sơ đồ khối của 89V51RB2

Bảng1.3: Bảng tóm tắt chức năng các chân của Port 3 1.2.2.2 Các chân tín hiệu điều khiển:

™ Chân PSEN\:

- PSEN (Program Store Enable): cho phép bộ nhớ chương trình, chân số 29

- Chân PSEN\ có chức năng là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM) ngoài hoặc là tín hiệu truy xuất, tích cực mức thấp

- PSEN ở mức thấp trong thời gian CPU tìm - nạp lệnh từ ROM ngoài Khi CPU sử dụng ROM trong, PSEN sẽ ở mức cao

- Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được nối với chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ ROM ngoài

™ Chân ALE:

- ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30

- Chân ALE có chức năng là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợp cho bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7) Ngoài ra chân ALE còn là tín hiệu xuất, tích cực mức cao

Bit

P3.0 B0HRxD Chân nhận dữ liệu của port nối tiếp

P3.1 B1HTxD Chân phát dữ liệu của port nối tiếp

P3.4 B4HT0 Ngõ vào của bộ định thời/ đếm 0

P3.5 B5HT1 Ngõ vào của bộ định thời/ đếm 1

P3.6 B6HWR\ Điều khiển ghi vào RAM ngoài

P3.7 B7HRD\ Điều khiển đọc từ RAM ngoài

- Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chíp và có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống Chân ALE được dùng làm ngõ vào xung lập trình (PGM\)

™ Chân EA\:

- EA ( External Access): truy xuất ngoài, chân số 31

- Tín hiệu vào EA\ thường được mắc lên mức 1 hoặc mức 0 Nếu ở mức 1, 89V51RB2 thi hành chương trình từ ROM nội Nếu ở mức 0, 89V51RB2 thi hành chương trình từ ROM ngoài

- Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào của điện áp lập trình (Vpp = 12V – 12,5V cho 89V51RB2)

™ Chân Reset:

- RST (Reset): thiết lập lại, chân số 9

- Khi ngõ vào RST đưa lên cao ít nhất 2 chu kỳ máy, 89V51RB2 thiết lập lại trạng thái ban đầu Khi ngõ vào RST ở mức thấp IC hoạt động bình thuờng

™ Chân XTAL1, XTAL2:

- XTAL (Crystal): tinh thể thạch anh, chân số 18 – 19

- XTAL1: ngõ vào mạch tạo xung clock trong chip

- XTAL2: ngõ ra mạch tạo xung clock trong chip

- Bộ dao động được tích hợp bên trong 89V51RB2, khi sử dụng 89V51RB2 người thiết kế chỉ cần nối thêm thạch anh (tần số thạch anh thường sử dụng là 12MHZ) và

Hình 1.6: Tóm tắt các vùng nhớ của 89V51RB2 1.2.3.1 Bộ nhớ trong:

Bộ nhớ trong 89V51RB2 bao gồm ROM và RAM RAM trong 89V51RB2 bao gồm nhiều thành phần: RAM đa chức năng, RAM định địa chỉ bit và các dãy thanh ghi

1.2.3.1.1 Bộ nhớ ROM(Bộ nhớ chương trình):

Bộ nhớ chương trình dùng để lưu trữ chương trình điều khiển cho chip hoạt động

1.2.3.1.2 Bộ nhớ RAM(Bộ nhớ dữ liệu):

Bộ nhớ dữ liệu dùng để lưu trữ các dữ liệu và tham số

™ RAM đa chức năng:

- Trên hình vẽ cho thấy 80 byte RAM đa chức năng chiếm địa chỉ từ 30H đến 7FH

SFR 80H

7FH

00H

Bộ nhớ chương trình (mã) FFFH

0000H

Bộ nhớ

dữ liệu

Bộ nhớ ngoài chip

- Mọi địa chỉ trong vùng RAM đa chức năng đều có thể truy xuất tự do dùng kiểu định địa chỉ trực tiếp hoặc gián tiếp

™ RAM định địa chỉ bit:

- RAM định địa chỉ bit gồm 128 bit được định địa chỉ chứa các byte có địa chỉ từ 20H đến 2FH

- RAM định địa chỉ bit có 3 kiểu truy xuất dữ liệu: trực tiếp, gián tiếp hoặc theo từng bit

™ Các dãy thanh ghi:

- 32 vị trí thấp của bộ nhớ nội chứa các dãy thanh ghi Các lệnh của 89V51RB2 hỗ trợ 8 thanh ghi từ R0 – R7 thuộc dãy 0 và theo mặc định sau khi Reset hệ thống các thanh ghi này ở các địa chỉ từ 00H đến 07H

- Các lệnh dùng các thanh ghi R0 đến R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp Các dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này

- Do có 4 dãy thanh ghi nên tại một thời điểm chỉ có một dãy thanh ghi tích cực Dãy thanh ghi tích cực có thể được thay đổi bằng cách thay đổi bit chọn dãy trong từ trạng thái chương trình PSW

1.2.3.1.3 Các thang ghi chức năng đặc biệt:

- Các thanh ghi nội của hầu hết các bộ vi xử lý đều được truy xuất rõ ràng bởi một tập lệnh

- Các thanh ghi nội của 89V51RB2 được cấu hình thành một phần của RAM trên chip, vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình

và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp) Cũng như các thanh ghi từ R0 đến R7, ta có 21 thanh ghi chức năng đặc biệt (SFR: Special Function Register) chiếm phần trên của RAM nội từ địa chỉ 80H đến FFH

- Ngoại trừ thanh ghi A có thể được truy xuất rõ ràng còn lại hầu hết các thanh ghi chức năng đặc biệt được truy xuất bằng kiểu định địa chỉ trực tiếp

™ Thanh ghi từ PSW(Program Status Word):

- Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân chia

- Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích Nó là những bit định vị thông qua những địa chỉ từ F0H – F7H

™ Thanh ghi SP:

- Con trỏ ngăn xếp (SP: Stack Pointer) là một thanh ghi 8 bit ở địa chỉ byte là 81H, dùng để lưu trữ tạm thời các dữ liệu Đây là thanh ghi không định địa chỉ bit Thanh ghi này chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh ngăn xếp Các lệnh trên ngăn xếp bao gồm lệnh cất dữ liệu vào ngăn xếp (PUSH) và lệnh lấy dữ liệu ra khỏi ngăn xếp (POP) Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP Đối với chip 8051 thì vùng nhớ được dùng để làm ngăn xếp được lưu giữ trong RAM nội

- Để sử dụng ngăn xếp thì ta phải khởi động thanh ghi SP (nghĩa là nạp giá trị cho thanh ghi SP) => vùng nhớ của ngăn xếp có địa chỉ bắt đầu là (SP) +1 và địa chỉ kết thúc là 7FH

- Sau khi reset IC, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H Nếu phần mềm ứng dụng không khởi động

SP một giá trị mới thì dãy thanh ghi 1, có thể cả 2 và 3 sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH

và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETI) để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con

™ Thanh ghi DPTR:

- Con trỏ dữ liệu (DPTR: Data Pointer Register) là thanh ghi 16 bit chứa địa chỉ của ô nhớ cần truy xuất thuộc ROM trong hoặc ngoài và RAM ngoài

- Thanh ghi DPTR có địa chỉ byte là 82H (DPL: byte thấp) và 83H (DPH: byte cao) Thanh ghi này không định địa chỉ bit

™ Thanh ghi port xuất nhập:

Các Port của P89V51RB2 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa chỉ 90H, Port 2 ở địa chỉ A0H, Port 3 ở địa chỉ B0H Tất cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp

™ Thanh ghi port nối tiếp:

P89V51RB2 chứa một port nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính hoặc giao tiếp nối tiếp với các IC khác Một thanh ghi đệm dữ liệu nối tiếp (SBUF: Serial Buffer) ở địa chỉ 99H sẽ giữ cả dữ liệu truyền và dữ liệu nhận Khi truyền dữ liệu thì ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF Ngoài ra còn có thanh ghi điều khiển port nối tiếp (SCON: Serial Control) có địa chỉ byte 98H dùng để báo trạng thái và điều khiển quá trình hoạt động của port nối tiếp

™ Thanh ghi định thời:

89V51RB2 có chứa ba bộ định thời/ bộ đếm 16 bit được dùng cho việc định thời hoặc đếm sự kiện Timer 0 ở địa chỉ 8AH (TL0: byte thấp) và 8CH (TH0: byte cao) Timer 1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1: byte cao) Việc khởi động Timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H Chỉ có TCON được địa chỉ hoá từng bit

™ Thanh ghi ngắt:

- Thanh ghi IE (Interrupt Enable: cho phép ngắt) có địa chỉ byte A8H và địa chỉ bit A8H – AFH có công dụng cho phép hoặc không cho phép các ngắt hoạt động (có thể từng ngắt riêng rẽ hoặc tất cả các ngắt)

- Thanh ghi IP (Interrup Priority: ưu tiên ngắt) có địa chỉ byte B8H và địa chỉ bit B8H – BCH có công dụng thiết lập mức ưu tiên cho các ngắt (ưu tiên thấp hoặc ưu tiên cao)

™ Thanh ghi điều khiển nguồn:

Thanh ghi PCON (Power Control: điều khiển nguồn) không có bit định vị

Nó ở địa chỉ 87H chứa nhiều bit điều khiển Thanh ghi PCON được tóm tắt như sau:

• Bit 7 (SMOD) => cho phép tăng gấp đôi tốc độ truyền dữ liệu nối tiếp (tốc độ baud) khi SMOD = 1

• Bit 6, 5, 4 => không có địa chỉ

• Bit 3, 2 (GF1, GF0) => cho phép người lập trình dùng với mục đích riêng

• Bit 1 (PD) => dùng để quy định chế độ nguồn giảm

• Bit 0 (IDL) => dùng để quy định chế độ nghỉ Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC

họ MCS – 51 nhưng chỉ được thi hành trong sự biên dịch của CMOD

™ Kết nối và truy xuất bộ nhớ dữ liệu ngoài:

Hình 1.7: Sơ đồ kết nối và truy xuất bộ nhớ dữ liệu ngoài

D0 – D7

A0 – A7 CS\

Bộ nhớ dữ liệu ngoài là bộ nhớ đọc/ ghi được cho phép bởi các tín hiệu RD\

và WR\ ở các chân P3.7 và P3.6 Lệnh dùng để truy xuất bộ nhớ dữ liệu ngoài là MOVX,

sử dụng con trỏ dữ liệu 16 bit DPTR hoặc R0, R1 làm thanh ghi chứa địa chỉ

™ Giải mã địa chỉ:

Nếu trường hợp ROM và RAM được kết hợp từ nhiều bộ nhớ có dung lượng nhỏ hoặc cả hai giao tiếp với chip 89V51 thì cần phải giải mã địa chỉ Việc giải mã này cần cho hầu hết các bộ vi xử lý

Ví dụ nếu các ROM và RAM có dung lượng 8KB được sử dụng thì tầm địa chỉ mà chip 89V51 quản lý (0000H – FFFFH) cần phải được giải mã thành từng đoạn 8KB để chip có thể chọn từng IC nhớ trên các giới hạn 8KB tương ứng: IC1: 0000H – 1FFFH, IC2: 2000H – 3FFFH,…

IC chuyên dùng cho việc tạo tín hiệu giải mã là 74HC138, các ngõ ra của IC này lần lượt nối với các ngõ vào chọn chip CS\ tương ứng của các IC nhớ để cho các IC nhớ hoạt động (tại một thời điểm chỉ có một IC nhớ được phép hoạt động) Cần lưu ý là

do các đường cho phép IC nhớ hoạt động riêng lẻ cho từng loại (PSEN\ cho bộ nhớ chương trình, RD\ và WR\ cho bộ nhớ dữ liệu) nên 89V51 có thể quản lý không gian nhớ lên đến 64KB cho ROM và 64KB cho RAM

™ Các không gian nhớ chương trình và dữ liệu gối nhau:

Vì bộ nhớ chương trình là bộ nhớ chỉ đọc, một tình huống khó xử được phát sinh trong quá trình phát triển phần mềm cho 8951 Làm thế nào phần mềm được viết cho một hệ thống đích để gỡ rối nếu phần mềm chỉ có thể được thực thi từ không gian bộ nhớ chương trình chỉ đọc

Giải pháp tổng quát là cho các bộ nhớ chương trình và dữ liệu ngoài gối lên nhau Vì PSEN\ được dùng để đọc chương trình và RD\ được dùng để đọc bộ nhớ dữ liệu, một RAM có thể chiếm không gian nhớ chương trình và dữ liệu bằng cách nối chân OE\ tới ngõ ra cổng AND có các ngõ vào là PSEN\ và RD\

1.2.4 Hoạt động Reset:

R2 8K2

Trạng thái của các thanh ghi sau khi Reset hệ thống:

ƒ Các thanh ghi định thời 00H

ƒ Thanh ghi SCON 00H

ƒ Thanh ghi SBUF 00H

ƒ Thanh ghi PCON (HMOS) 0xxxxxxxB

ƒ Thanh ghi PCON (CMOS) 0xxx0000B

MUL AB : (A) ← LOW [(A) x (B)]; có ảnh hưởng cờ OV

: (B) ← HIGH [(A) x (B)]; cờ Carry được xoá

DIV AB : (A) ← Integer result of [(A) / (B)]; cờ OV

: (B) ← Remainder of [(A) / (B)]; cờ Carry xoá

™ Các lệnh logic:

Tất cả các lệnh logic sử dụng thanh ghi A như là một trong những toán hạng thực thi một chu kì máy, ngoài A mất 2 chu kì máy Những hoạt động logic có thể được thực hiện trên bất kì byte nào trong vị trí nhớ dữ liệu nội mà không thông qua thanh ghi A Các hoạt động logic được tóm tắt như sau:

ANL <dest-byte>,<src-byte>

ORL <dest-byte><src-byte>

XRL <dest-byte>,<src-byte>

RL A : Quay thanh ghi A qua trái 1 bit

RLC A : Quay vòng thanh ghi A qua trái 1 bit có cờ Carry

RR A : Quay thanh A ghi sang phải 1 bit

™ Các lệnh rẽ nhánh:

JC Rel : Nhảy đến “Rel” nếu cờ carry C =1

JNC Rel : Nhảy đến “Rel” nếu cờ Carry C =0

JB bit,rel : Nhảy đến “Rel” nếu (bit) =1

JNB bit,rel : Nhảy đến “rel” nếu (bit) =0

JBC bit, rel : Nhảy đến “rel” nếu (bit) =1 và xoá bit

ACALL addr 11 : Lệnh gọi tuyệt đối trong Page 2K

LCAL Addr 16 : Lệnh gọi dài chương trình con trong 64 K

RET :Kết thúc chương trình con trở về chương trình chính

RETI : Kết thúc thủ tục phục vụ ngắt quay về chương trình chính

AJMP addr11 : Nhảy tuyệt đối không điều kiện trong 2 K

LJMP addr16 : Nhảy dài không điều kiện trong 64 K

SJMP rel : Nhảy ngắn không điều kiện trong(-128÷127) byte

CJNE A, direct, rel : so sánh và nhảy đến A nếu A ≠direct

DJNE Rn,rel : Giảm Rn và nhảy nếu Rn≠0

DJNZ direct, rel : Giảm và nhảy nếu direct ≠0

™ Các lệnh dịch chuyển dữ liệu:

Các lệnh dịch chuyển dữ liệu trong những vùng nhớ nội thực thi 1 hoặc 2 chu kỳ máy Mẫu lệnh MOV <destination>, <source> cho phép di chuyển dữ liệu bất kỳ 2 vùng nhớ nào của RAM nội hoặc các vùng nhớ của các thanh ghi chức năng đặc biệt mà không thông qua thanh ghi A Vùng Stack của 8051 chỉ chứa 128 byte RAM nội, nếu con trỏ Stack SP được tăng quá địa chỉ 7FH thì các byte được PUSH vào sẽ mất đi vào các byte POP ra thì không biết rõ

Các lệnh dịch chuyển bộ nhớ nội và bộ nhớ ngoại dùng sự định vị gián tiếp Địa chỉ gián tiếp có thể dùng địa chỉ 1 byte (@ Ri) hoặc địa chỉ 2 byte (@ DPTR) Tất cả các lệnh dịch chuyển hoạt động trên toàn bộ nhớ ngoài thực thi trong 2 chu kỳ máy và dùng thanh ghi A làm toán hạng DESTINATION

Việc đọc và ghi RAM ngoài (RD và WR) chỉ tích cực trong suốt quá trình thực thi của lệnh MOVX, còn bình thường RD và WR không tích cực (mức 1)

™ Các lệnh luận lý:

CLR C : Xoá cờ Carry xuống 0 Có ảnh hưởng cờ Carry

CLR BIT : Xoá bit xuống 0 Không ảnh hưởng cờ Carry

SET C : Set cờ Carry lên 1 Có ảnh hưởng cờ Carry

SET BIT : Set bit lên 1 Không ảnh hưởng cờ Carry

CPL C : Đảo bit cờ Carry Có ảnh hưởng cờ Carry

CPL BIT : Đảo bit Không ảnh hưởng cờ Carry

ANL C, BIT : Có ảnh hưởng cờ Carry

ANL C, BIT : Không ảnh hưởng cờ Carry

ORL C, BIT : Tác động cờ Carry

ORL C, : Tác động cờ Carry

MOV C, BIT : Cờ Carry bị tác động

MOV BIT, C : Không ảnh hưởng cờ Carry

1.2.6 Hoạt động của các port nối tiếp:

Port nối tiếp tham dự hoạt động đầy đủ (sự phát và thu cùng lúc), và thu vào bộ

đệm mà nó cho phép 1 ký tự nhận vào và được cất ở bộ đệm trong khi ký tự thứ hai được

Bit

Ký

hiệu

Địa chỉ

SM2 9DH Bit 2 của mode Port nối tiếp cho phép sự

truyền của bộ xử lý đa kênh ở mode 2 và 3; RI

sẽ không tích cực nếu bit thứ 9 đã thu vào là 0

SCON.4

REN 9CH REN = 1 sẽ cho phép thu ký tự

SCON.3

TB8 9BH Phát bit 8 Bit 9 phát trong mode 2 và 3, được

set và xóa bởi phần mềmSCON.2

RB8 9AH Thu bit 8 Bit thứ 9 nhận được

SCON.1

TI 99H Cờ ngắt phát Cờ này được set ngay khi kết

thúc việc phát một ký tự; được xóa bởi phần

mềmSCON.0

RI 98H Cờ ngắt thu Cờ này được set ngay khi kết thúc

việc thu một ký tự; được xóa bởi phần mềm

nhận vào Nếu CPU đọc ký tự thứ nhất trước khi ký tự thứ hai được nhận vào hoàn toàn thì dữ liệu không bị mất

1.2.6.1 Thanh ghi đệm port nối tiếp(SBUF):

Thanh ghi SBUF(Serial Buffer Register): Được dùng để lưu giữ dữ liệu cần phát

đi và dữ liệu đã nhận được Việc ghi dữ liệu lên thanh ghi SBUF sẽ nạp dữ liệu để phát đi

và việc đọc dữ liệu từ thanh ghi SBUF sẽ truy xuất dữ liệu đã thu được

Thanh ghi SBUF bao gồm 2 thanh ghi:

- Thanh ghi phát(Bộ đệm phát): Dùng để lưu giữ dữ liệu cần phát đi

- Thanh ghi thu(Bộ đệm thu): Dùng để lưu giữ dữ liệu đã được nhận

1.2.6.2 Thanh ghi điều khiển Port nối tiếp SCON:

Mode hoạt động của Port nối tiếp được set bởi việc ghi lên thanh ghi mode của Port nối tiếp SCON ở địa chỉ 99H Bảng tóm tắt thanh ghi điều khiển Port nối tiếp SCON như sau:

Hình 1.4: Chức năng thanh ghi SCON

0 0 0 Thanh ghi dịch Cố định (tần số dao động/12)

0 1 UART 1 Thay 8 bit đổi (thiết lập bởi bộ định thời)

1 0 UART 2 9 bit Cố định (tần số dao động /12 hoặc

/64)

1 1 UART 3 Thay 9 bit đổi (thiết lập bởi bộ định thời)

Hình 1.5: Các chế độ hoạt động của Port nối tiếp Trước khi dùng Port nối tiếp, SCON phải được định đúng chế độ VD: Để khởi tạo Port nối tiếp chế độ 1 (SM0/SM1 = 0/1), cho phép thu (REN = 1), và set cờ ngắt của việc phát sẵn sàng hoạt động (TI = 1), ta dùng lệnh sau :

Port nối tiếp của 8051 có 4 mode hoạt động tùy thuộc theo trạng thái của SM0/SM1

Ba trong 4 mode cho phép truyền động bộ với mỗi ký tự thu hoặc phát sẽ được bố trí bởi bit Start hoặc bit Stop

1.2.6.3 Khởi động và truy xuất các thanh ghi Port nối tiếp:

™ Bit cho phép thu dữ liệu(REN: Receive Enable):

Bit cho phép thu REN trong thanh ghi SCON phải được set bởi phần mềm để cho phép sự thu các ký tự Điều này thường được dùng làm ở đầu chương trình khi các

Port nối tiếp và các timer được khởi động

Ta có thể tác động bằng lệnh:

SETB REN hoặc:

MOV SCON, # xxx1xxxxB

™ Dùng Timer tạo tốc độ Baud cho Port nối tiếp:

Muốn tạo ra tốc độ Baud, ta khởi tạo TMOD ở chế độ tự nạp lại 8 bit (mode 2 của timer) và đặt trước giá trị nạp lại đúng vào byte cao của thanh ghi timer 1 (TH1) để tạo ra tốc độ tràn chính xác Có những tốc độ Baud rất chậm ta dùng chế độ 16 bit là chế

độ 1 của timer, nhưng ta phải khởi tạo lại sau mỗi lần tràn cho TL1/TH1

Hoạt động khác được đếm giờ bởi việc dùng timer 1 ngoài là T1 (P3.5) Công thức chung để xác định tốc độ Baud trong mode 1 và mode 3 là:

Ví dụ một hoạt động 1200 Baud đòi hỏi một tốc độ tràn là 1200/32 = 38,4 KHz Nếu thạch anh 12MHz lái dao động trên Chip, thì timer 1 được đếm giờ ở tốc độ của tần

số 1 MHz Bởi vì timer phải tràn ở tốc độ tần số 38,4 KHz và Timer đếm giờ ở tốc độ của tần số 1 MHz, nên một sự tràn được yêu cầu với 1000/38,4 = 26,04 clock (làm tròn 26) Bởi vì các timer đếm lên và tràn khi có sự chuyển đổi từ FFH Æ 00H của bộ đếm, nên 26

là giá trị cần nạp cho TH1 (giá trị đúng là -26) Ta dùng lệnh: MOV TH1, #26

Ví dụ sau khi khởi động Port nối tiếp hoạt động giống như một UART 8 bit ở tốc độ 2400 Baud, dùng timer 1 để cung cấp tốc độ Baud:

MOV SCON, #01010010B ; Port nối tiêp mode 1

MOV TMOD, #20 ; Timer 1 mode 2 MOV TH1, #-13 ; Nạp vào bộ đếm tốc

độ 2400Baud

BAUD RATE = TIMER 1 OVERFLOW RATE ÷32

SETB TR1 ;Start timer 1

Trong SCON có SM0/SM1 để vào mode UART 8 bit, REN = 1 cho phép Port nối tiếp thu các ký tự và TI = 1 cho phép phát ký tự đầu tiên bởi việc cho biết thanh ghi đếm rỗng TMOD có M1/M0 = 1/0 để đặt timer 1 vào mode tự động nạp lại 8 bit Việc set bit TR1 để mở máy chạy timer Tốc độ Baud 2400 sẽ cho ta tốc độ tràn timer 1 là 2400/32

= 76,8 KHz (ứng với thạch anh 12 MHz) sẽ cho số xung clock sau mỗi sự tràn là 1000/76,8 = 13,02 (lấy tròn là 13) Vậy -13 là giá trị cần nạp vào TH1 để có tốc độ Baud

là 2400 Baud

CHƯƠNG 2: THIẾT KẾ VÀ THI CÔNG

2.1.Tìm hiếu đề tài:

2.

•

•

•

•

•

2.1.2.Giải quyết nhiệm vụ đặt ra:

2.1.2.1.Tìm hiểu tín hiệu phát từ remote Tivi Sony:

• Tín hiệu phát từ Tivi Sony có dạng:

Hình2.1.Dạng tín hiệu phát

Phần đầu tiên của tín hiệu có độ dài 3T bằng 1800ms gọi là header hay start bit

Các bit còn lại được mã hóa như sau:

500ms im lặng + 700ms hồng ngoại = bit 0 500ms im lặng +1300ms hồng ngoại = bit 1

Hình2.2.Dạng tín hiệu phát Bit đầu tiên là bit LSB ta đặt tên cho nó là bit B0 , bít cuối cùng sẽ là bit B11

B0 – B6 : là 7 bit mã lệnh B7 _ B11: là 5 bit địa chỉ

• Phím Mã lệnh :

Phím 0 : - 09H

Phím1: - 00H Phím 2 : - 01H Phím 3 : - 02H Phím 4 : - 03H Phím 5 : - 04H Phím 6 : - 05H Phím 7 : - 06H Phím 8 : - 07H Phím 9 : - 08H Phím 10 : - 09H Phím program + : - 10H Phím program - : - 11H Phím vol + : - 12H Phím vol - : - 13H Phím power : - 15H

• Các phím sử dụng và chức năng tương ứng của phím:

Phím 0 : - Tắt quạt Phím 1: - Mở số 1 Phím 2: - Mở số 2 Phím 3: - Mở số 3 Phím 4: - Mở time Phím vol + : - Tăng phút Phím vol - : - Giảm phút Phím program + : - Tăng giờ Phím program - : - Giảm giờ Phím power : - Chế độ nghỉ 2.1.2.2 Phương pháp thu tín hiệu:

Dùng led thu hồng ngoại (TSOP1838) để thu tín hiệu Tín hiệu qua led thu sẽ

bị đảo như sau :

Hình2.3.Dạng tín hiệu thu bit 0 = 500ms mức cao + 700ms mức thấp bit 1 = 500ms mức cao + 1300ms mức thấp

Ở đây 7 bit đầu là bit mã lệnh 5 bit tiếp theo là bit địa chỉ, mà ta thu tín hiệu từ cùng một remote nên ta chỉ thu 7 bit mã lệnh

• Giải mã tín hiệu :

Khi có tín hiệu ngắt sẽ thực hiện thu mã Để thu được 7 bit lệnh ta cần nạp cho thanh ghi A giá trị 01000000B để sau 7 lần quay phải có cờ nhớ C thì giá trị thanh ghi A chính là mã lệnh điều khiển của phím bấm remote lúc này cờ C = 1

2.1.2.3.Hiện thị chính:

Để hiển thị liên tục ta sử dụng ngắt cho các chức năng khác, chương trình hiện thị được xem như chương trình chính Khi có một ngắt xuất hiện nhảy sang phục vụ ngắt rồi quay lại chương trình hiển thị Chương trình hiển thị sẽ hiện số, giờ, phút

Chương trình hiển thị được chia làm hiển thị có thời gian và hiện thị không thời gian

(HienA00) Trong hiển thị có thời gian được chia ra hiện có phút không có giờ

(HienA10), hiện không có phút có giờ (HienA01), hiện có phút có giờ (HienA11)

2.1.2.4.Hẹn thời gian:

Sử dụng Time0 để hẹn phút, Time1 hẹn giờ cả hai Time hoạt động ở chế độ

2 Để hẹn phút ta dùng một vòng lặp có thời gian cố định là 5 phút, cứ mõi giá trị R0 thì thực hiện một vòng lặp 5 phút Để hẹn giờ ta dùng một vòng lặp có thời gian cố định là 1 giờ, cứ mõi giá trị R1 thì thực hiện một vòng lặp 1 giờ Vì việc hiển thị được thực hiện liên tục nên việc giảm giá trị vòng lặp chỉ xảy ra khi có ngắt Time Các giá trị vòng lặp được khai báo lần đầu ở đầu chương trình chính Sử dụng địa chỉ 0024H, 0025H , 0026H lưu giá trị cố định cho vòng lặp của hai Time

2.1.2.5.Thực hiện các chức năng:

Khi có một ngắt ngoài chương trình tạm thời chuyển sang phục vụ ngắt để thu

mã (chứa trong A) sau đó so sánh mã để thực hiện các chức năng tương ứng với mã lệnh

2.

2.Thiết kế phần cứng và nguyên lý hoạt động của các khối:

2.

2.2.1.1.Sơ đồ nguyên lý phần cứng:

Hình2.4.Khối thu tín hiệu 2.2.1.2.Nguyên lý hoạt động:

Nguồn Vcc cung cấp 5V, khi có tín hiệu phát từ remote mắt thu tạo một chuỗi xung ở ngõ ra Khi có ánh sáng ngõ ra (chân 1) tích cực ở mức 0, khi không có ánh sáng ngõ ra ở mức 1 Tín hiệu được đưa đến khối vi xử lý để xử lý tín hiệu

2.2.2.Khối vi xử lý:

2.2.2.1 Sơ đồ nguyên lý:

Hình2.5.Khối vi xử lý 2.2.2.2.Nguyên lý hoạt động:

Dùng P3.3 để thực hiện việc thu tín hiệu từ mắt thu hồng ngoại và cho biết bộ

vi xử lý đang thu tín hiệu khi led đơn nháy

Sử dụng P0 để xuất giá trị hiển thị trên các led 7 đoạn, giá trị tích cực ở mức logic 0

Dùng P2 để quét lần lượt các led, giá trị tích cực ở mức logic 0

Dùng P1.0 đến P1.2 đển đóng mở các Role tương ứng khi ở mức logic 0