BÁO CÁO HỆ THỐNG SỐ CHỦ ĐỀ "TÌM HIỂU VỀ DRAM"

BÁO CÁO HỆ THỐNG SỐ CHỦ ĐỀ "TÌM HIỂU VỀ DRAM" Nội dung: Giới thiệu về DRAM, Phân loại bộ nhớ, Cấu tạo và nguyên lý hoạt động, Chức năng các khối, Cấu tạo và hoạt động của tế bào nhớ, Tổng kết.

Unregistered version, please register, www.word-pdf-convert.com

HỆ THỐNG SỐ

C h ủ đ ề:

TÌM HIỂU VÈ DRAM

- Giới thiêu vê DRAM.

GIỚI THIÊU VÊ DRAM

S ơ LƯỢT VẺ BỌ NHỚ RAM:■ ■

- RAM ( Random Access Memory) là bô

nhớ truy cập ngẫu nhiên Chúng có thể

truy xuất đến bất kì vị ứí nhớ nào, vào bất kì

lúc nào dựa vào địa chỉ của ô nhớ đó.■ ■

- Điều này tao nên sự khác biệt giữa RAM

với các thiết bị nhớ tuần tự {sequential

memory device)

GIỚI THIÊU VÊ DRAM

GIỚI THIỆU VÊ DRAM

B ộ NHỚ DRAM - DYNAMIC RAM:■

-Đây là bộ nhớ truy xuất ngẫu nhiên thông

dụng nhất ngày nay.

điện thế trên một tụ diện (capacitor).

- Điện thế trên tụ luôn bị rò rĩ Do đó để lưu

giữ tín hiệu thì DRAM phải liên tục được

làm tươi Điều này tạo nên phần động cho

DRAM.

Un re

GIỚI THIỆU VÊ DRAM

S ơ LƯỢT VẺ LỊCH s ử DRAM:

- DRAM được phát minh đầu tiên bởi tiến sĩ

Robert Dennard tại trung tâm Thomas J.Watson

IBM năm 1966.

- Đầu năm 1970, Intel chế tạo thành công

DRAM dùng một cell 3 transistor tên Intel

1102 Đến 10/1970 Intel cho ra đời Intel 1103

có cell 1 transistor

- Năm 1973 bộ nhớ DRAM đầu tiên có nhiều

địa chỉ hàng/cột là Mostek MK4096 (4096x1)

Unregistered version, please register, www.word-pdf-convert.com

PHAN LOẠI BỘ NHỠ

MEMORY

Unregistered version, please register WWW wo r.

CAC CHUNG LOAI DRAM

được gọi là DRAM đồng bộ SDRAM gồm các phân loại: SDR, DDR, DDR2 và DDR3

SDRAM), gọi tắt là "SDR" Có 168 chân

Được dùng trong các máy vi tính cũ, bus speed chạy cùng vận tốc với clock speed của memory chip

Unregistered version, please register WWW wo r.

CAC CHUNG LOAI DRAM

+ DDR SDRAM (Double Data Rate SDRAM), gọi tắt là "DDR" Có 184 chân DDR SDRAM là

cải tiến của bộ nhớ SDR với tốc độ truyền tải gấp đôi SDR nhờ vào việc truyền tải hai lần trong một chu kỳ bộ nhớ Đã được thay thế

bởi DDR2.

+ DDR2 SDRAM ( Double Data Rate 2 SDRAM), gọi tắt là “DDR2” Có 240 chân, là cải tiến của DDR với tốc độ bus speed gấp đôi clok speed

Unregistered version, please register WWW wo r.

CAC CHUNG LOẠI DRAM

+ DDR III SDRAM (Double Data Rate III

Synchronous Dynamic RAM): có tốc độ bus 800/1066/1333/1600 Mhz, so bit dữ liệu là

64, điện thế là 1.5v, tổng số pin là 240

Unregistered version, please register WWW wo r.

CAC CHUNG LOẠI DRAM

+ RDRAM(Rambus Dynamic RAM) gọi tat

là "Rambus Được thiết kế kỹ thuật họàn

toàn mới so với SDRAM Hoạt động đồng

bộ theo một hệ thống lặp và truyền dữ liệu theo một hướng Sử dụng một modul gọi

là RIMM(Rambus Inline Memory module)

để kết nối các DRAM

Unreaisiered version, please reqister W-A

CẤU TẠO VÀ NGUYÊN LÝ HOẠT ĐỘNG

Un realste red ve

CÂU TAO

please register, www.word-pdf-convert.com

- DRAM được cấu tạo bởi hàng triệu tế bào nhớ được

khắc lên một bánh Silicon theo các cột (bitlines) và hàng

(wordlines) Điểm giao của bitline và wordline tạo thành đia chỉ của tế bào nhớ.

- DRAM có cấu tạo nhỏ hơn SRAM nhờ vào cấu tạo đơn giản của tế bào nhớ Cùng kích thước nhưng DRAM có dung lượng lớn hom nhiều so với SRAM.

Unregistered version, please register, www.word-pdf-convert.com

_ _ Ä _ £

DRAM

Điều khiên

Đ ịa chi Đ ệ m địa

chi

1— r V

D ừ liệu vảo

Đ ệm dừ liệu

Sơ đồ Cấu tạo DRAM

Tiền nạp (préchargé)

Ma ưận nhỡ

Giái mâ hảng

Khuếch đại nhav

Unreqistered version, please register www.word-pdf-convert.com

s ơ ĐÔ NGUYÊN LÝ

Nhóm 3

Giằi mă cột

Unrea istered' m m

CHỨC NĂNG CÁC KHỐI

B ộ ĐIỀU KHIỂN - CONTROL BLOCK:■

- Tạo tín hiệu kích hoạt hoạt động của■ ■ ■ ■ ■

DRAM

- Điều khiển quá trình truy xuất dữ liệu

bắng cách tạo ra các tin hiệu clock

- Hỗ trợ điều khiển quá trình làm tươi dữ

liêu

Unrea istered' ra m

CHỨC NĂNG CÁC KHỐI

B ộ PHẬN TIẺN NẠP:■ ■ ■

- Sau mõi lần đọc dữ liệu thì tín hiệu điện áp■ ■ ■ ■ y

lưu giữ trong tế bào nhớ bị mẩt Do đó càn

có bộ phận nạp lại điện thế

- Nạp lại tín hiệu điện áp cho tụ để tránh mất

mát dữ liệu do tụ bị rò rĩ điện Chu kì nạp lại■ ■ ■ ■ ■ I ■

rát nhanh, khoảng 2 ms

- ở đây chỉ nạp lại điện áp cho tất cả các bit

có giá trị 1

Un re a istered' m m

CHỨC NĂNG CÁC KHỐI

B ộ PHẬN KHUẾCH ĐẠI - SENSE AMPLIFIER:■ ■ ■

- Có chức năng khuêch đại tín hiệu để xác

định giá trị của ô nhớ

- Theo lý thuyết thì mức điện áp 5v đại diện

giá trị 1, Ov đại diện giá trị 0 Nhưng thực tế

mức điện áp luôn dị dao động trong khoảng

Ov đến 5 V.

Unrea istered' m m

CHỨC NĂNG CÁC KHỐI

B ộ PHẬN KHUẾCH ĐẠI - SENSE AMPLIFIER:■ ■ ■

- Do đó cần có bộ phận khuếch đại tín hiệu

Khi mức điện áp trong 3v đến 5v (trên

50%) thì giá trị được đọc là mức 1 Ngược

lại nếu điện áp từ Ov đến 2.5v(dưới 50%)

đươc đoc là mức 0

Unregistered version, please register, www.word-pdf-convertc

điện áp nên trong quá trình truyền có thể

bị mất mát Bộ đệm địa chỉ sẽ giúp khôi

phục lại mức điện áp đúng với giá trị ban

đầu

- Sau khi được khôi phục, địa chỉ sẽ

được truyền đến các bộ giải mã địa chỉ

Un re a istered' m m

CHỨC NĂNG CÁC KHỐI

B ộ ĐỆM D ử LIỆU VÀO RA:■ ■ ■

- Thường là các mạch chốt (latch) hay

các flip-flop dùng để lưu giữ dữ liệu

đầu vào và ra của chip nhớ

- Khôi phục mức điện áp phù hợp với

giá trị, tránh mất mác

Unregistered version, please register, www.word-pdf-convertc

- Thông thường để mã hóa được 16k

hoặc 512k, chip nhớ cần có 14 hoặc 19

chân Nhưng với bộ dồn kênh địa chỉ,

chip nhớ chỉ càn 7 chân hay 10 chân địa

chỉ

- Khi tin hiệu MUX là 0 thì địa chỉ được gửi

đến bộ giải mã hàng Ngược lại khi MUX là

1 thì didacj chỉ đến bộ giải mã cột

-Việc xác định tín hiệu MUX dữa vào hai

tín hiệu RAS và CAS Khi RAS=0, MUX=0

Khi CAS=0, MUX=1

Unregistered version, please register, www.word-pdf-convert.com

Unreqistered version, plea.se reqister www.word-pdf-convert.com

eaistered version, olease realster

www.word-Ddf Dữ liệu trong DRAM được đọc ghi dựa

vào mức điện áp được lưu trong tụ điện

của tế bào nhớ Phần này sẽ nói rõ vào

phàn tế bào nhớ

- Để đọc ghi dữ liệu, ta căn cứ tín hiệu

điều khiển và hai tín hiệu RAS và CAS để

mã hóa địa chỉ bằng bộ mà hóa dữ liệu

ease register, www.word-pdf-convert.com

điểm trong sơ đồ tín hiệu.

to: MUX bị đưa xuống mức tháp để áp các bit địa chỉ hàng vào

đầu vào địa chỉ của DRAM.

t ị : RÃS bị đưa xuống mức thấp để nạp đĩa chỉ hàng vào DRAM

t2: MUX lên mức cao để đặt địa chỉ cột tại các đàu vào địa chỉ

của DRAM

t3: CẢs xuống tháp để nạp địa chỉ cột vào DRAM.

t4: DRAM đáp ứng lại bằng cách đặt dữ liệu hợp lệ từ vào ô nhớ

được chọn lên đường dữ liệu ra.

ts: MUX, R Ã & , ỡs và đường dữ liệu ra trở về trạng thái ban đầu.

ease register, www.word-pdf-convert.com

\ /■

D ữ liệ u hỢp l ệ

to ti t-2 tj u tj tô Í7

Hoạt động của tín hiệu ỨTìg với hoạt động ghi trên DRAM

NGUYÊN LÝ HOẠT ĐỘNG

Chu kì ghi dữ liệu

Quá trình ghi được mô tả như sau:

to: MUX ở mức tháp để đặt các bit địa chỉ hàng ( Ao - Ae) vào đàu vào địa chỉ của DRAM,

tị :ẼÃS= NGT nạp địa chỉ hàng vào DRAM t2: MUX lên mức cao để đặt địa chỉ cột (A7 - A13) tại các đầu vào địa chỉ của DRAM

t3: CÃS = NGT để nạp địa chỉ cột vào DRAM

t4: Dữ liệu cần ghi được đạt lên đường dữ liệu vào

ts: m bị kích xuống tháp để ghi dữ liệu vào ô nhớ được chọn.

tg: Dữ liệu vào bị loại bỏ khỏi đường dữ liệu vào.

t7: MUX^ÃS, ỡs và đường dữ liệu vào trở về trạng thái ban

dầu.

eaistered version, olease realster

www.word-Ddf-Quá trình làm tươi dữ liệu:

Việc làm tươi DRAM phải được xảy ra mỗi 2ms để duy trì dữ liệu Mỗi một hàng phải được kích bởi chân õĩscó thể ở mức cao trong trình quá trình tự làm tươi để giảm công suất tiêu thụ Dù đọc hay viết vào một tế bào nào của một hàng đều phải làm tươi toàn bộ hàng đó

Phương pháp là tươi phổ biến nhất là làm tươi

chỉ với , thực hiện bằng việc lựa chọn một địa chỉ

hàng với strong khi wvà 0« vẩn ờ mức cao

TỂ BÀO NHỚ DRAM

- Cấu tạo phần cứng.

- Nguyên lý đọc ghi dữ liệu.

TÊ BÀO NHÖ DRAM

CÄU TAO:■

-Té bào DRAM dim e

câu tao dan giàn gôm

mot Mosfet và mot tu

diên

- Chinh miïc diên àp

trong tu së quy dinh

giá trj liru tai té bào

nhô

NGUYÊN LÝ ĐỌC GHI DỬ LIỆU:

• Một tế bào DRAM lưu trữ bao gồm một tụ điện và một

thiết bị chuyển (MOSFET) hoạt động như một chuyển

đổi (hình minh họa).

• Nếu trong tụ điện có điện tích thì tế bào mang giá trị bit

là “1” còn ngược lại giá trị đó sẽ là “0”.

• Các tế bào được sắp xếp theo các hàng và cột trực

giao với nhau tạo nên các mảng.

• Thông thường người ta hay dùng các mảng phụ ghép

thành 1 mảng chính thay vì chỉ dùng 1 mảng để giảm

thời gian truy cập tế bào.

NGUYÊN LÝ ĐỌC GHI DỬ LIỆU: ■ ■

- Khi ghi dữ liệu thì công tắc SW1

và SW2 đóng lại trong khi công tắc

SW3 và SW4 vẫn mở, nốí dữ liệu

nhập vào tụ c Dữ liệu vào

Để đọc dữ liệu tại ô nhớ thì chuyển

mạch SW2, SW3 và SW4 đóng lại còn

SW1 vẫn mở nối điện thế lưu trữ với bộ

khuếch đại Bộ khuếch đại sẽ so sánh

điện thế này vớj giá trị tham khảo rảo đó

để quyết định là logic 1 hay logic 0, rồí

đưa ra giá trị ov hay 5V cho đầu ra dữ

r www wo rd-p df-co n ve i t co rn

UtT DIEM:

- Sir dung it transistor nen chi phi th§p,

dien tich nho.■

- Co th§ th ilt k§ bo nha vai dung luang

Ian

I

Unreqií /ersion, please register www.word-pdf-convert.com

KHUYÉT ĐIỂM:

Tốn thời gian làm tươi dữ liệu Hạn chế tốc độ truy xuất