Nghiên cứu ứng dụng các chips dsps trong xử lý tín hiệu thông tin

Tuy nhiên, xử lý tín hiệu số trên máy tính cũng có một nhược điểm là không đảm bảo được thời gian thực do tốc độ của các bộ vi xử lý bị hạn chế.. Việc sử dụng các chip DSPs đã mở rộng đư

LUẬN ÁN TỐT NGHIỆP CAO HỌC

GIÁO VIÊN HƯỚNG DẪN

TIẾN SĨ LÊ MẠNH VIỆT

THÁNG 10 - NĂM 2006

MỤC LỤC

Trang

MỤC LỤC - 1

CHƯƠNG I: GIỚI THIỆU - 5

CÁC PHẦN THỰC HIỆN TRONG LUẬN ÁN - 6

TỔNG QUAN VỀ XỬ LÝ SỐ TÍN HIỆU - 7

1.1 Các khái niệm về tín hiệu rời rạc - 7

1.1.1 Định nghĩa - 7

1.1.2 Tín hiệu năng lượng và tín hiệu công suất - 8

1.1.3 Một vài phép biến đổi của tín hiệu rời rạc - 9

1.2 Hệ thống rời rạc - 9

1.2.2 Phân loại hệ thống rời rạc - 10

1.2.2.1 Hệ thống động và hệ thống tĩnh - 10

1.2.2.2 Hệ thống bất biến và hệ thống biến đổi theo thời gian 10

1.2.2.3 Hệ thống tuyến tính và phi tuyến tính - 11

1.2.2.4 Hệ thống nhân quả và không nhân quả - 11

1.2.2.5 Hệ thống ổn định và không ổn định - 12

1.3 Phân tích một hệ thống tuyến tính bất biến - 12

1.3.1 Các phương pháp phân tích một hệ thống tuyến tính bất biến 12 1.3.2 Đáp ứng xung - 13

1.3.2.1 Đáp ứng của một hệ thống tuyến tính bất biến đối với tín hiệu vào bất kỳ - 13

1.3.2.2 Tính chất của tổng chập - 15

1.3.3 Đáp ứng xung của hệ thống tuyến tính bất biến và nhân qua - 15 1.3.4 Tính ổn định của hệ thống tuyến tính bất biến - 17

1.4 Sự tương quan của tín hiệu rời rạc - 18

1.4.1 Giới thiệu - 18

1.4.2 Tương quan chéo và tự tương quan - 19

1.4.3 Đặc tính của chuỗi tương quan chéo và tự tương quan - 20

CHƯƠNG II: HỆ VI XỬ LÝ DSP 2.1 Cấu trúc phần cứng của một vi xử lý DSP - 22

2.1.1 Cấu trúc Harvard - 23

GVHD: TS.Lê Mạnh Việt 2 HVTH: Trương Thượng Khánh

2.1.5 Phiên bản - 27

2.1.6 Bộ nhớ bên trong - 27

2.2 Giới thiệu một vi xử lý DSP phổ biến - 28

2.2.1 Họ TMS320 của Texas Instrument - 28

2.2.2 Họ DSP56000 của Motorola - 29

2.2.3 Họ ADSP2100 của Analog Devices - 30

2.3 Giới thiệu Chip xử lý tín hiệu số có dấu chấm động của nhà sản xuất TEXAS INSTRUMENTS : TMS320C6713 - 31

2.3.1 Giới thiệu chung - 31

2.3.2 Sơ đồ khối chức năng và CPU (lõi DSP) - 32

2.3.2.1Mô tả CPU ( lõi DSP) - 32

2.3.2.2 Khối điều khiển PLL và PLL - 35

2.3.2.3 Port nối tiếp âm tần đa kênh McASP - 35

2.3.2.4 Mạch tích hợp bên trong ( I2C – Inter integrated circuit) - 36 2.3.2.5 Bảng phân chia vùng nhớ trong DSP - 37

2.3.3 Mô tả Kit TMS320C6713 (DSK) - 39

2.3.4 Sơ đồ mạch của KIT TMS320C6713 - 42

CHƯƠNG III: LÝ THUYẾT CƠ SỞ 3.1 Biến đổi Fourier - 53

3.1.1 Định nghĩa - 53

3.1.2 Điều kiện tồn tại của biến đổi Fourier - 54

3.1.3 Phổ biên độ, phổ pha và phổ mật độ năng lượng - 54

3.1.4 Tính chất của biến đổi Fourier đối với tín hiệu rời rạc - 56

3.1.5 Phân tích hệ thống tuyến tính bất biến trong miền tần số - 62

3.1.5.1 Đáp ứng tần số (Frequency Response) - 62

3.1.5.2 Quan hệ hàm truyền đạt và đáp ứng tần số của hệ thống 64 3.1.5.3 Đáp ứng tần số của hệ thống ghép nối - 64

3.1.5.3.1 Hệ thống ghép nối tiếp - 64

3.1.5.3.2 Hệ thống ghép song song - 64

3.1.6 Lấy mẫu và khôi phục tín hiệu - 65

3.1.6.1 Lấy mẫu tín hiệu tương tự và khôi phục tín hiệu từ các mẫu - 65 3.1.6.2 Lấy mẫu và khôi phục tín hiệu tương tự trên miền tần số 69 3.1.6.3 Lấy mẫu và khôi phục tín hiệu rời rạc trên miền tần số 71 3.1.6.4 Biến đổi Fourier rời rạc của chuỗi tín hiệu rời rạc có

độ dài hữõu hạn - 73

3.1.7 Tính chất của DFT - 74

3.2 Biến đổi Wavelets, Filter bank - 81

3.2.1 Biến đổi wavelets liên tục - 84

3.2.1.1 Định nghĩa - 84

3.2.1.2 Các tính chất của biến đổi Wavelets liên tục - 85

3.2.1.3 Ví dụ Morlet wavelets - 88

3.2.2 Biến đổi Wavelets rời rạc - 89

3.2.2.1 Chuỗi wavelets rời rạc - 91

3.2.2.2 Các tính chất của chuỗi wavelets rời rạc - 92

3.2.3 Wavelets song trực giao - 93

3.2.4 Filter banks - 95

3.2.4.1 Phân tích trong ïmiền thời gian - 96

3.2.4.2 Phân tích filter banks đa kênh - 99

3.2.4.3 Filter banks nhiều kênh và wavelets packet - 100

CHƯƠNG IV: XÂY DỰNG HỆ THỐNG XỬ LÝ SỐ TÍN HIỆU 4.1 Tính toán nhanh DFT - 103

4.1.1 Tính trực tiếp DFT - 104

4.1.2 Thuật toán tính FFT theo cơ số 2 - 104

4.1.3 Thuật toán tính DFT theo cơ số 4 - 107

4.1.4 Thuật toán Goertzel - 110

4.1.5 Thuật toán tính IFFT - 111

4.2 Thực hiện bộ lọc FIR - 114

4.2.1 Thiết kế mạch lọc FIR phase tuyến tính bằng phương pháp cửa sổ - 115

4.2.2 Thiết kế mạch lọc FIR bằng phương pháp lấy mẫu tần số 118

4.3 Mạch lọc số có đáp ứng xung vô hạn IIR - 120

4.3.1 Thiết kế mạch lọc IIR từ mạch lọc tương tự - 121

4.3.2 Thiết kế mạch lọc IIR bằng phương pháp tương đương vi phân 122 4.3.3 Thiết kế mạch lọc IIR bằng phương pháp tính đáp ứng xung bất biến - 124

4.4 Kỹ thuật trải phổ - 126

4.4.1 Trải phổ chuỗi trực tiếp - 126

4.4.2 Trải phổ nhảy tần - 128

4.4.2.1 Đặc tính của tín hiệu dịch tần - 128

4.4.2.2 Tốc độ dịch tần - 129

GVHD: TS.Lê Mạnh Việt 4 HVTH: Trương Thượng Khánh

4.4.5.1 FH/DS - 133

4.4.5.2 TH/FH - 134

4.4.5.3 TH/DS - 134

4.4.6 So sánh giữa DSSS và FH - 135

4.4.7 Khả năng chống can nhiễu băng hẹp - 135

4.5 Biến đổi wavelets nhanh (Thuật giải Mallat) - 137

4.5.1 Tính toán các bộ lọc - 137

4.5.2 Tính toán các hệ số biến đổi wavelets rời rạc DWT - 138

4.5.3 Biến đổi wavelets ngược IDWT - 139

4.6 Khử nhiễu bằng Wavelets - 143

4.6.1 Lấy ngưỡng cứng - 143

4.6.2 Lấy ngưỡng mềm - 144

4.6.3 Lấy ngưỡng quantile - 144

CHƯƠNG V:MÔ PHỎNG VÀ ĐÁNH GIÁ KẾT QUẢ 5.1 Giới thiệu mô hình - 146

5.2 Mô phỏng các chương trình - 148

5.2.1 Chương trình FFT và IFFT - 148

5.2.2 Chương trình DWT và IDWT - 148

5.2.3 Chương trình lọc FIR - 149

5.2.4 Điều chế tín hiệu - 150

5.2.4.1 Điều chế biên độ ASK - 151

5.2.4.2 Điều chế FSK - 154

5.2.4.3 Điều chế phase PSK - 156

5.2.4.4 Điều chế trải phổ - 158

5.2.5 Lọc nhiễu dùng wavelets - 161

CHƯƠNG VI: KẾT LUẬN 6.1 Về cấu trúc của bộ vi xử lý DSP - 165

6.2 Lý thuyết cơ sở cho hệ thống xử lý số - 166

6.3 Thực hiện viết các chương trình ứng dụng - 166

6.4 Mô phỏng chương trình - 167

6.5 Hướng phát triển của đề tài - 167

TÀI LIỆU THAM KHẢO - 169

Phụ lục source code - 171

CHƯƠNG I

GIỚI THIỆU

Xử lý tín hiệu là ngành khoa học được ứng dụng trong nhiều lĩnh vực khác nhau như: Viễn thông, Tin học, Điện tử, Tự động hoá, Vật lý v.v Về mặt lịch sư,û xử lý tín hiệu đã xuất hiện từ rất sớm Ban đầu, xử lý tín hiệu đặt nền tảng trên kỹ thuật tương tự Mặc dù kỹ thuật này đã có được nhiều thành tựu đáng được ghi nhận nhưng bên cạnh đó vẫn còn tồn tại một số nhược điểm khó tránh khỏi

Từ khi kỹ thuật số ra đời và đặc biệt là sự xuất hiện của máy tính điện tử, ngành xử lý số tín hiệu trên máy tính đã có bước phát triển nhảy vọt Xử lý số tín hiệu trở thành một ngành có tầm quan trọng rất lớn và được ứng dụng rộng rãi Trên máy tính, người ta đã thực hiện được các phép xử lý phức tạp mà kỹ thuật xử lý tương tự không thể thực hiện được Việc sử dụng máy tính để xử lý tín hiệu còn có một ưu điểm quan trọng khác là tính mềm dẻo và linh hoạt

Tuy nhiên, xử lý tín hiệu số trên máy tính cũng có một nhược điểm là không đảm bảo được thời gian thực do tốc độ của các bộ vi xử lý bị hạn chế Để khắc phục phần nào nhược điểm này, cùng với sự phát triển của công nghệ vi điện tử, các hãng sản xuất vi mạch đã đưa ra thị trường các bộ

vi xử lý chuyên dụng phục vụ cho công việc DSP với độ chính xác cao, tốc độ xư ûlý nhanh và đặc biệt là có thể thực hiện linh hoạt các chức năng xử lý khác nhau Các bộ vi xử lý đó được gọi là vi xử lý xử lý tín hiệu số (hay gọi tắt là các chip DSPs: Digital Signal Proccessor) Ba nhà sản xuất vi mạch đứng đầu trong sản phẩm DSPs hiện nay là Motorola, Texas Instrument và Analog Devices

Với sự ra đời của các chip DSPs đã mở ra cho chuyên ngành xử lý tín hiệu một hướng đi mới Việc sử dụng các chip DSPs đã mở rộng được phạm vi ứng dụng của xử lý tín hiệu số trong thực tiễn So với phương pháp xử lý tín hiệu trước đây, xử lý số tín hiệu bằng các chip DSPs có những ưu điểm nổi bật:

Cao học điện tử-viễn thông khoá 11 Trang 6 HVTH:Trương Thượng Khánh

xử lý tín hiệu số trong xử lý tiếng nói, xử lý ảnh động, điều khiển

♦ Tính năng xử lý cao: do các chip DSP được thiết kế đặc biệt nên nó có khả năng thực hiện nhiều phép xử lý khác nhau với độ chính xác cao

♦ Tính linh hoạt và mềm dẻo: khi muốn thực hiện các phép xử lý khác nhau chỉ cần thay đổi chương trình điều khiển, không nhất thiết thay đổi phần cứng

Trong nội dung của luận án này, với đề tài "Nghiên cứu ứng dụng các chip DSPs trong việc xử lý tín hiệu trong thông tin", tác giả sẽ thực hiện một số công việc cụ thể sau:

1 Tìm hiểu sơ lược về cấu trúc phần cứng của các họ DSPs phổ biến như:

TI, Motorola, Analog Devide

2 Nghiên cứu lý thuyết về xử lý số tín hiệu

3 Xây dựng một số chương trình để giải quyết các bài toán trong xử lý số tín hiệu như biến đổi Fourier, Wavelets

4 Viết các chương trình ứng dụng trên kit DSP: FIR, IIR, điều chế số, trãi phổ, lọc nhiễu

5 Kết luận và xây dựng một số mô hình mẫu

Sau đây là phần giới thiệu chung về bố cục của luận án tốt nghiệp này

CÁC PHẦN THỰC HIỆN TRONG LUẬN ÁN

Chương một đặt vấn đề về tầm quan trọng của việc xử lý số tín hiệu và

đưa ra các ưu điểm nổi bậc của việc ứng dụng các chip DSPs trong xử lý tín hiệu thông tin Đồng thời chương này cũng nêu ra hướng giải quyết vấn đề bằng các công việc cụ thể của luận án tốt nghiệp Phần cuối của chương trình bày một số khái niệm cơ bản về tín hiệu và hệ thống rời rạc

Chương hai giới thiệu sơ lược về cấu trúc của các vi xử lý DSP Ba họ

DSPs phổ biến của ba nhà sản xuất chip DSP hàng đầu thế giới hiện nay được giới thiệu trong chương này là:

Texas Instrument với họ TMS320

Motorola với họ DSP56000

Analog Devide với họ ADSP2100

Chương ba trình bày về các lý thuyết cơ sở liên quan trong xử lý số tín

hiệu như phép biến đổi Fourier, phép biến đổi Wavelets Đồng thời, giới

thiệu một số lý thuyết về bộ lọc FIR, IIR, lý thuyết điều chế tín hiệu, trải phổ tín hiệu, lọc nhiễu… Phần lý thuyết được giới thiệu ở chương này đặt nền tảng cho các việc đưa ra các giải thuật cho các chương trình được thực hiện trong chương bốn

Chương bốn xây dựng hệ thống xử lý số tín hiệu trên kit DSP Chương này

được trình bày gồm 2 phần Phần đầu nêu ra các thuật giải cho các chương trình được thực hiện:

Thuật giải xuất nhập tín hiệu trên kit DSP

Thuật giải tính nhanh DFT (hay FFT) và IDFT

Thuật giải biến đổi Wavelets DWT và biến đổi ngược IDWT

Thuật giải thực hiện lọc FIR, IIR

Thuật giải thực hiện điều chế số tín hiệu

Thuật giải thực hiện trải phổ tín hiệu

Thuật giải thực hiện lọc nhiễu ra khỏi tín hiệu

Phần cuối của mỗi thuật giải là các lưu đồ để thực hiện chương trình Các source code của chương trình trình bày riêng trong phần phụ lục

Chương năm giới thiệu mô hình đo thử để kiểm tra các chương trình đã

thực hiện Phần mô phỏng được thực hiện trên kit DSP cùng với các thiết bị

đo khác như máy phát sóng, Osciloscope, DSO Cuối chương này có trình bày các kết quả mô phỏng đọc được từ các thiết bị đo nói trên

Chương sáu đưa ra các nhận xét từ kết quả mô phỏng Từ đó có những

kết luận về việc ứng dụng các chip DSP để xử lý tín hiệu trong thông tin

Cuối cùng, trong chương bảy trình bày các công việc đã được thực hiện và

một số kết quả đạt được Đồng thời đưa ra hướng phát triển và mở rộng của đề tài cũng như phần tài liệu tham khảo

TỔNG QUAN VỀ XỬ LÝ SỐ TÍN HIỆU

1.1 Các khái niệm về tín hiệu rời rạc

1.1.1 Định nghĩa

Tín hiệu là biểu hiện vật lý của thông tin Về mặt toán học, tín hiệu là một hàm của một hoặc vài biến độc lập Hầu hết các tín hiệu trong thực tế như là tín hiệu thoại, tín hiệu địa chấn, sinh học, tín hiệu radar và tín hiệu thông tin liên lạc khác như tín hiệu phát thanh và truyền hình là các tín hiệu tương tự Để xử lý các tín hiệu tương tự đó bằng phương pháp số, đầu tiên cần phải biến đổi chúng thành dạng số, tức là biến đổi chúng thành một chuỗi số có giá trị hữu hạn Thủ tục này được gọi là sự biến đổi tín hiệu

Cao học điện tử-viễn thông khoá 11 Trang 8 HVTH:Trương Thượng Khánh

Về mặt toán học, ta thấy rằng tín hiệu tương tự là một hàm liên tục (xa(t)) với biến số cũng liên tục (t), còn tín hiệu số là một hàm số mà các giá trị của nó đã rời rạc hóa (x(n) với biến số cũng rời rạc (n)

Để hiểu rõ hơn, ta xét quá trình lấy mẫu từ tín hiệu tương tự xa(t) thành tín

xa(t)=Acos(Ωt+θ) Trong đó, ω được hiểu là tần số của tín hiệu tương tự và có thứ nguyên rad/s; Ω=2πF (F có thứ nguyên là Hz)

Các giá trị của tín hiệu được lấy với khoảng thời gian cách nhau là ∆t=T

Khi đó ∆t = T gọi là chu kỳ lấy mẫu (Sampling period) hay khoảng cách lấy

mẫu (Sampling interval) và giá trị nghịch đảo của nó

1.1.2 Tín hiệu năng lượng và tín hiệu công suất

a Tín hiệu tuần hoàn

Ta nói rằng một tín hiệu là tuần hoàn với chu kỳ N nếu ta có:

b Độ dài của một tín hiệu rời rạc

Độ dài của tín hiệu được xác định bởi số mẫu có mặt trong biểu diễn tín hiệu

Độ dài của tín hiệu ký hiệu: L[x(n)]

Ví dụ 1.5

+ u(n) là tín hiệu có độ dài vô hạn L[u(n)] = ∞

+ δ(n) là tín hiệu có độ dài bằng 1: L[u(n)] = 1

c Năng lượng và công suất của tín hiệu

- Năng lượng của tín hiệu

Năng lượng E của một tín hiệu được định nghĩa là:

∑

( )

Năng lượng của một tín hiệu có thể vô hạn hoặc hữu hạn Nếu E là hữu

hạn (0<E<∞) thì x(n) được gọi là tín hiệu năng lượng Đôi khi ta ký hiệu Ex

là năng lượng của tín hiệu x(n)

- Công suất của tín hiệu

Một vài tín hiệu có năng lượng vô hạn, tuy nhiên nó có công suất trung

bình Công suất trung bình của tín hiệu x(n) được định nghĩa như sau:

1N2

1lim

1N2

1limP

ElimE

Nếu Px hữu hạn thì tín hiệu x(n) gọi là tín hiệu công suất

1.1.3 Một vài phép biến đổi của tín hiệu rời rạc

a Tổng của hai tín hiệu

c Tích của một tín hiệu với một hằng số

Tích của một tín hiệu với một hằng số nhận được bằng cách nhân tất cả các giá trị mẫu của tín hiệu đó với hằng số

e Gập tín hiệu (folding)

Một phép biến đổi hữu ích nữa là đổi biến n bằng (-n), kết quả ta có x(-n) thay vì x(n) Phép biến đổi này thực hiện bằng cách lấy đối xứng tín hiệu x(n) với chính nó qua gốc thời gian ta có x(-n), phép biến đổi này được gọi là phép gập tín hiệu qua gốc thời gian

x(-n) = Fording[x(n)]

1.2 Hệ thống rời rạc

* Định nghĩa

Cao học điện tử-viễn thông khoá 11 Trang 10 HVTH:Trương Thượng Khánh

y(n) = x(n) + 2x(n-1) + y(n-1)

1.2.2 Phân loại hệ thống rời rạc

1.2.2.1 Hệ thống động và hệ thống tĩnh

Một hệ thống rời rạc gọi là tĩnh hay không nhớ nếu hệ thống ngõ ra tại một thời điểm bất kỳ của nó hoàn toàn phụ thuộc vào các mẫu tín hiệu vào ở cùng thời điểm, nhưng không phụ thuộc vào các mẫu xảy ra trước và sau thời điểm đó của ngõ vào Bất cứ trường hợp nào khác đều gọi là hệ thống động hay có nhớ

Nếu ngõ ra của một hệ thống tại một thời điểm no – N → no (N≥0) thì hệ thống được gọi là có nhớ hay hệ thống động trong khoảng thời gian N

Nếu: + N hữu hạn (0<N<∞) thì hệ thống là có nhớ hữu hạn

+ N vô hạn thì hệ thống là có nhớ vô hạn

+ N = 0 thì hệ thống là tĩnh hay không nhớ

1.2.2.2 Hệ thống bất biến và hệ thống biến đổi theo thời gian

Một hệ thống gọi là bất biến nếu quan hệ vào - ra của nó không thay đổi theo thời gian Cụ thể hơn một hệ thống có quan hệ vào – ra được đặc trưng bởi toán tử H: x(n)←→H y(n) hay y(n) = H [x(n)]

x(n)

Gọi x(n-k) là tín hiệu có được khi cho tín hiệu x(n) dịch chuyển đi k đơn vị thời gian, nếu tác động x(n, k) vào hệ thống thì đáp ứng ngõ ra tương ứng của hệ thống là y(n, k) = H[x(n, k)]

Hay x(n,k)←→H y(n,k)

Nếu y(n, k) ≡ y(n-k) thì ta nói hệ thống có tính bất biến (Time-Invariant System) Nếu y(n,k) ≠ y(n-k) thì hệ thống có tính biến đổi theo thời gian (Time-Variant System)

1.2.2.3 Hệ thống tuyến tính và phi tuyến tính

(Linear and Nonlinear System)

Ta ký hiệu H đặc trưng cho quan hệ vào - ra của hệ thống

- x1(n) và x2(n) là các tín hiệu vào bất kỳ nào đó

- y1(n) và y2(n) là các đáp ứng ngõ ra tương ứng với mỗi tín hiệu vào ở trên:

y1(n) = H[x1(n)]

y2(n) = H[x2(n)]

- a1 và a2 là các hệ số: x(n) = a1 x1(n) + a2 x2(n) là một tín hiệu vào khác và có đặc điểm là bằng tổ hợp tuyến tính của hai tín hiệu x1(n) và x2(n)

- y(n) là tín hiệu ra tương ứng với tác động vào x(n):

y(n) = H[x(n)] = H[a1 x1(n) + a2 x2(n)]

Hệ thống gọi là tuyến tính nếu và chỉ nếu nó thỏa mãn điều kiện sau:

y(n) = a1 y1(n) + a2 y2(n)

H[a1 x1(n) + a2 x2(n)] = a1 H[x1(n)] + a2 .H[x2(n)]

1.2.2.4 Hệ thống nhân quả và không nhân quả

(Causal and Noncausal System)

* Định nghĩa

Một hệ thống được gọi là nhân quả khi tín hiệu ngõ ra tại một thời điểm nào đó (tức là y(n)) chỉ phụ thuộc các giá trị của tín hiệu vào từ thời điểm đó trở lại trước (tức là các giá trị hiện tại và quá khứ) Ta có thể biểu diễn quan hệ vào – ra của một hệ thống nhân quả bằng một phương trình toán học như sau:

y(n) = F[x(n), x(n-1), x(n-2), … ]

với F là một hàm số nào đó

Nếu hệ thống không thỏa mãn định nghĩa này, thì ta gọi là hệ thống không

Cao học điện tử-viễn thông khoá 11 Trang 12 HVTH:Trương Thượng Khánh

Bounded Out), tức là với một tín hiệu vào x(n) hữu hạn thì tín hiệu ra y(n) cũng hữu hạn, tức là nếu:

Mnx

1.3 Phân tích một hệ thống tuyến tính bất biến

(Analysis Of Discrete – Time Linear Time Invariant System)

Trước hết ta định nghĩa hệ thống tuyến tính bất biến là hệ thống có cả hai tính chất tuyến tính và bất biến

1.3.1 Các phương pháp phân tích một hệ thống tuyến tính bất biến

Có hai phương pháp để phân tích hoạt động của một hệ thống tuyến tính bất biến đối với một tín hiệu vào

- Phương pháp thứ nhất:

Là giải pháp trực tiếp phương trình quan hệ vào - ra của hệ thống thường có dạng như sau

y(n) = F[y(n-1), y(n-2), … , y(n-N), x(n), x(n-1), x(n-2), … , x(n-N)] Với F[.] là biểu thị một quan hệ toán tử nào đó, đặc biệt với một hệ thống tuyến tính bất biến thì dạng chung như sau:

−+

−

−

1 k

M

0

k k

k.y n k b x n ka

n

Với ak và bk là các hệ số hằng với x(n) và y(n) Một phương trình biểu diễn quan hệ vào ra như vậy gọi là một phương trình sai phân tuyến tính hệ số hằng Cách giải phương trình này sẽ được xét ở mục sau

- Phương pháp thứ hai:

Là phân tích tín hiệu vào thành tổng của những tín hiệu đơn giản nhất (elementary signal), những tín hiệu đơn giản này được chọn sao cho đáp ứng của hệ thống đối với mỗi tín hiệu có thể xác định một cách dễ dàng nhất Sau đó, áp dụng tính chất tuyến tính của hệ thống, ta có tín hiệu ngõ

ra sẽ là tổng của các đáp ứng của hệ thống đối với các tín hiệu đơn giản Để minh họa ta giả sử rằng tín hiệu x(n) được phân tích thành tổ hợp tuyến tính của tập hợp các tín hiệu {xk(n)} sao cho:

( )

∑ ( )

k ck.xk nn

Với {ck} là tập hợp các giá trị biên độ của tín hiệu đã phân tích

Gọi đáp ứng của hệ thống đối với mỗi tín hiệu xk(n) là yk(n) Ta có thể viết:

y

nxH.cn

x.cHnxHny

1.3.2.1 Đáp ứng của một hệ thống tuyến tính bất biến đối với tín hiệu

vào bất kỳ

Xét một hệ thống tuyến tính bất biến H với đáp ứng xung là h(n) Tác động vào hệ thống một tín hiệu x(n), ở hai mục trên ta biết rằng có thể phân tích x(n) thành tổ hợp tuyến tính của các xung đơn vị với các độ dịch chuyển khác nhau, tức là:

Cao học điện tử-viễn thông khoá 11 Trang 14 HVTH:Trương Thượng Khánh

Trong mỗi x(k).δ(n-k) là một chuỗi tích mà x(k) là hệ số nhân tại độ dời k trên trục thời gian và δ(n-k) là tín hiệu Đối chiếu với công thức:

nxHny

=

k x k H n kn

Công thức trên cho ta xác định được tín hiệu ra của một hệ thống tuyến tính bất biến khi đã biết đáp ứng xung và tín hiệu vào Do đặc điểm của cách

tính y(n) theo công thức trên nên nó còn được gọi là tổng chập

(Convolution Sum) và ký hiệu như sau:

y(n) = x(n) (*) h(n)

Các bước để tính tổng chập tiến hành lần lượt như sau:

Trước hết ta đổi biến x(n) thành x(k); h(n) thành h(k)

Bước 1: Gập dãy xung h(n) đối xứng qua gốc tọa độ (n=0) Ta được h(-k) Bước 2: Dịch chuyển: dịch h(-k) đi no vị trí về bên phải (trái) nếu no là

dương (âm) ta thu được h(no-k)

y

Sau đó, tùy theo độ dài của y(n) là bao nhiêu thì lặp lại từ bước 2 đến bước

4 bấy nhiêu lần

* Lưu ý:

Nếu độ dài của x(n) là Lx; độ dài của h(n) là Lh và độ dài của đáp ứng ngõ

ra y(n) là Ly thì ta có biểu thức liên hệ giữa các độ dài như sau:

Ly = Lx + Lh –1

Để ý rằng Ly, Lx, Lh là các giá trị nguyên dương

1.3.2.2 Tính chất của tổng chập

a Tổng chập có tính giao hoán

b Tổng chập có tính kết hợp

y(n) = x(n)(*) [h1(n)(*) h2(n)] = [x(n)(*) [h1(n)](*) h2(n) (1.12) Tính kết hợp cho ta thấy rằng, việc nối nối tiếp hai hệ thống tuyến tính bất biến có đáp ứng xung h1(n) và h2(n) sẽ cho ta một hệ thống tuyến tính bất biến có đáp ứng xung là tích của h1(n) và h2(n): h1(n)(*) h2(n):

Trong mục này ta xét đặc tính của hệ thống này dựa trên khái niệm về đáp ứng xung và tổng chập

- Trước hết, nếu hệ thống có tính nhân quả thì giá trị tín hiệu tại ngõ ra

Cao học điện tử-viễn thông khoá 11 Trang 16 HVTH:Trương Thượng Khánh

- Trong trường hợp hệ thống có tính tuyến tính, bất biến và nhân quả thì các tính chất này có thể chuyển thành điều kiện của đáp ứng xung Để xác định điều kiện này ta xét ngõ ra của một hệ thống tuyến tính bất biến và nhân quả tại thời điểm n0, giá trị này được tính bằng tổng chập:

(

Ta tách tổng trên thành hai phần, một phần bao gồm các giá trị x(n) ở tại các thời điểm từ n0 trở về trước (tức là các giá trị hiện tại và quá khứ của x(n)); phần thứ hai gồm các giá trị tính từ n0 trở về sau: x(n0+1); x(n0+2); … tức là các giá trị tương lai của x(n)

−

=

0 k

1

0

0 h k x n k h k.x n kn

h(n) = 0 khi n< 0

vì h(n) là đáp ứng của hệ thống đối với xung đơn vị cấp tại n= 0; (δ(n) =0 khi n≠0) Do vậy, h(n) = 0 khi n<0 là điều kiện cần và đủ để hệ thống có tính nhân quả

“Hệ thống tuyến tính bất biến có tính nhân quả nếu và chỉ nếu đáp ứng xung của hệ thống bằng 0 khi n<0 ”

Vì hệ thống nhân quả, h(n)=0 khi n<0, giới hạn của tổng chập khi tính y(n) có thể thay đổi:

knh.kxk

nh.k

Lưu ý rằng trong các ứng dụng xử lý tín hiệu thời gian thực, tính nhân quả của hệ thống là điều kiện cần thiết, bởi vì tại một thời điểm n0 nào đó, ta không thể tìm được giá trị của ngõ ra trong tương lai mà chỉ xác định được ngõ ra ở hiện tại và quá khứ

Để cho thuận tiện ta gọi chuỗi nhân quả hay tín hiệu nhân quả là các tín hiệu có giá trị bằng 0 khi n<0 và tín hiệu khác 0 ta gọi là tín hiệu không nhân quả

Với khái niệm trên ta thấy, nếu một tín hiệu nhân quả tác động vào một hệ thống tuyến tính bất biến và nhân quả thì tín hiệu ra cũng là nhân quả

n

0 k

knh.kxk

nx.khn

1.3.4 Tính ổn định của hệ thống tuyến tính bất biến

(BIBO: Bounded input, Bounded output)

Việc thực hiện một hệ thống bao giờ cũng lưu ý đặc biệt đến tính ổn định, tức là khả năng kiểm soát đầu ra và đầu vào của hệ thống Ta đã định nghĩa, một hệ thống nào đó ổn định khi mà tín hiệu ra bị chặn với mỗi tín hiệu vào bị chặn

Nếu tín hiệu vào bị chặn tức là tồn tại Mx sao cho

k(h)

n(y

)kn(x)

k(hn

y

Lưu ý rằng, giá trị tuyệt đối của một tổng thì bao giờ cũng nhỏ hơn hoặc bằng tổng của giá trị tuyệt đối của mỗi số hạng trong tổng (Bất đẳng thức Cauchy) Ta có:

Cao học điện tử-viễn thông khoá 11 Trang 18 HVTH:Trương Thượng Khánh

Nếu tín hiệu vào bị chặn, thế  x(n)≤ Mx vào bất đẳng thức ở trên, ta có:

) n ( y

Từ biểu thức trên ta thấy rằng nếu ngõ ra bị chặn thì đáp ứng xung của hệ thống phải thỏa mãn điều kiện:

−+

0 N) h k x n N k h k x n N kn

(y

x N

N

0 N) h k x n N k h k x n N k M h(k)n

0)k(h

0 N

N

Lim

Lim

=+

1.4 Sự tương quan của tín hiệu rời rạc

1.4.1 Giới thiệu

Trong toán học, sự tương quan gần giống với tổng chập Sự tương quan của tín hiệu được dùng khi ta cần so sánh hai tín hiệu với nhau, và những thông tin này được dùng trong nhiều ứng dụng thực tế Chẳng hạn như trong các lĩnh vực: Radar, các thiết bị định vị dưới mặt nước bằng siêu âm (hay phát hiện tàu ngầm), trong thông tin số và trong nhiều lĩnh vực khoa học kỹ thuật khác

Trong các thiết bị định vị dưới nước hay radar, khi một tín hiệu x(n) phát đi để dò tìm mục tiêu thì người ta nhận lại tín hiệu phản xạ từ mục tiêu, tín hiệu mà radar thu lại bị trễ một khoảng thời gian D=n0.Ts (Ts là chu kỳ lấy mẫu) và bị suy giảm với hệ số k Ngoài tín hiệu phản xạ từ mục tiêu, radar còn bị can thiệp bởi nhiễu cộng γ(n) nào đó Vậy nếu trong không gian có mục tiêu mà radar phát hiện được thì tín hiệu thu được sẽ là:

1.4.2 Tương quan chéo và tự tương quan

a Tương quan chéo

Giả sử ta có hai chuỗi tín hiệu x(n) và y(n) đều có năng lượng Sự tương quan chéo của x(n) và y(n) là chuỗi rxy(1) được định nghĩa như sau:

Nếu ta đảo ngược thứ tự của x(n) và y(n) thì chỉ số xy cũng đão ngược lại là

yx, ta thu được chuỗi tương quan chéo sau:

Cao học điện tử-viễn thông khoá 11 Trang 20 HVTH:Trương Thượng Khánh

1.4.3 Đặc tính của chuỗi tương quan chéo và tự tương quan

Giả sử ta có 2 chuỗi tín hiệu x(n) và y(n) với năng lượng hữu hạn và:

y(n) = a.x(n) + b.y(n-1)

Với a và b là hằng số tùy ý, 1 là một khoảng thời gian dịch chuyển nào đó Năng lượng của tín hiệu y(n) là:

n

2

2 x n b y n 1 2ab x n.y n 1a

a ) 0 (

Ta thấy vế trái của bất đẳng thức nói trên là tam thức bậc hai của a/b với các hệ số là rxx(0); ryy(0) và 2rxy(1) Vì tam thức không âm nên biệt thức ∆ của nó phải không dương:

Cao học điện tử – viễn thông khoá 11 Trang 22 HVTH: Trương Thượng Khánh

HỆ VI XỬ LÝ DSP

2.1 CẤU TRÚC PHẦN CỨNG CỦA MỘT VI XỬ LÝ DSP

Trong xử lý số tín hiệu, để việc xử lý đạt hiệu quả cao thì cần phải thoả mản một số

yêu cầu sau:

♦ Đảm bảo thời gian thực

♦ Các giải thuật mạnh về toán học

♦ Thực hiện trên dữ liệu đã lấy mẫu

♦ Độ linh hoạt cao

Hình 2.1 Cấu trúc của một vi xử lý DSP cơ bản

Product register

Multiplier

Accumulator

ALU

X data memory

Y data memory

Trong sơ đồ này, so với các bộ vi xử lý thông dụng, cấu trúc của DSPs có các đặc điểm như sau:

♦ Nhiều bus khác nhau cùng với nhiều bộ nhớ riêng lẻ được dùng cho dữ liệu và chương trình

♦ I/O port thực hiện truyền dẫn dữ liệu từ các thiết bị ngoại vi như các bộ biến đổi tương tự – số (ADC), biến đổi số - tương tự (DAC) đến bộ vi xử lý và ngược lại

♦ Bộ xử lý trung tâm, ngoài khối logic và số học ALU còn có thêm các mạch nhân và mạch cộng cứng

Ngoài ra , một điều quan trọng nữa trong thiết kế DSPs sao cho tối ưu cả về cấu trúc cứng lẫn tập lệnh Để đạt được điều này, người ta đã khai thác những khái niệm về

cơ chế song song, đồng thời đã sử dụng một số cải tiến mới trong chế tạo vi mạch :

♦ Cấu trúc Harvard

♦ Cơ chế đường ống (pipelining)

♦ Bộ nhân cứng dành riêng

♦ Bộ cộng cứng dành riêng

♦ Sử dụng tập lệnh riêng

♦ Sử dụng bộ nhớ bên trong

♦ Cấu trúc phiên bản

2.1.1 Cấu trúc Harvard

Nguyên tắc của cấu trúc Harvard là bộ nhớ chương trình và bộ nhớ dữ liệu nằm trên hai không gian riêng biệt, đồng thời cho phép thực hiện sự chồng chéo của việc gọi lệnh và thực thi lệnh Để có cấu trúc này, trong DSPs sử dụng nhiều bus cũng như nhiều vùng nhớ khác nhau

Để minh hoạ cho tính ưu việc của cấu trúc này, ta lấy một ví dụ như sau: để sao chép nội dung từ địa chỉ ADR1 vào địa chỉ ADR2 và ADR3, trong các bộ vi xử lý chuẩn, cần phải thực hiện 3 lệnh:

LDA ADR1 Đọc nội dung ADR1 vào bộ nhớ trong

Cao học điện tử – viễn thông khoá 11 Trang 24 HVTH: Trương Thượng Khánh

Hình 2.2: Các bước trong quá trình thực hiện lệnh

Trong đó: F :nhận lệnh

D: Giải mã lệnh

Sơ đồ minh hoạ cho việc thực hiện ví dụ trên trong DSPs như sau:

Hình 2.3: Các bước trong quá trình thực hiện lệnh dùng cấu trúc Harvard

Với giản đồ thời gian này, ta thấy rằng để cùng thực hiện một công việc nhưng đối với DSPs chỉ sử dụng 5 chu kỳ clock Và nếu khối lượng công việc nhiều hơn thì số chu kỳ clock để hoàn tất cũng giam đi nhiều hơn đáng kể

ra làm thành nhiều công việc nhỏ Những công việc nhỏ này được thực hiện song song tại các đơn vị khác nhau Người ta đã ví cơ chế pipelining giống như một dây chuyền sản xuất trong các nhà máy Với kỹ thuật này giúp cho tốc độ xử lý trong các DSPs tăng lên Mỗi một nhiệm vụ nhỏ trong cơ chế này được gọi là pipe stages và các pipe stages nối tiếp tạo thành pipe Như vậy, nếu một lệnh được chia làm 3 bước thì mỗi bước có thể coi như là một stage trong pipeline và cũng có thể thực hiện trùng lặp Theo cơ chế này, một lệnh mới sẽ được khởi động tại thời điểm bắt đầu của chu kỳ xung clock

Hình 2.4 Một minh họa cho cơ chế pipelining 2.1.3 Các mạch cộng và mạch nhân chuyên dụng

Trong xử lý tín hiệu số hai phép toán cơ bản thường gặp là phép cộng và phép nhân Việc thực thi hai phép toán này tốn nhiều thời gian, đặc biệt là sử dụng số có dấu chấm động Để đảm bảo được thời gian thực, mạch cộng – nhân chuyên dụng MAC dùng dấu chấm động hoặc tỉnh là cần thiết Các MAC hiện nay là một tiêu chuẩn trong bất kỳ vi xử lý DSP Với MAC dấu chấm tỉnh, cho phép thể hiện được các phân số 16 bit trên mỗi thành phần và tính toán các tích 32 bit trong một chu kỳ

CLOCK

Lệnh 1 stage1 stage2 stage3

Lệnh 2 stage1 stage2 stage3

Lệnh 3 stage1 stage2 stage3

CLOCK

Gọi lệnh i i+1 i+2

Thực thi lệnh i-2 i-1 i i+1 i+2

Giải mã lệnh i-1 i i+1 i+2

Cao học điện tử – viễn thông khoá 11 Trang 26 HVTH: Trương Thượng Khánh

Hình 2.5 Cấu hình MAC cơ bản trong DSPs

Trong cấu hình này MAC có hai thanh ghi để lưu trữ các thừa số và một thanh ghi để lưu trữ các tích số Thanh ghi tích số thường có độ dài lớn hơn thanh ghi thừa số Ngõ ra của thanh ghi tích số được đưa vào một mạch cộng Các tích này có thể được cộng dồn

Đối với các MAC của DSPs dấu chấm động về cơ bản thì cũng giống dấu chấm tỉnh nhưng các dữ liệu vào ra được tối ưu hóa MAC dấu chấm động cho phép tính nhanh kết quả DSP với xác suất lỗi nhỏ nhất Tóm lại, MAC dấu chấm động có ưu điểm là giảm sai số và thích hợp cho các phép tính phạm vi lớn

2.1.4 Các lệnh đặc biệt

Thanh ghi P

Tổng

Thanh ghi R

Do DSPs được thiết kế để phục vụ chuyên nghiệp cho việc xử lý tín hiệu nên các bộ

vi xử lý này cung cấp một tập lệnh tối ưu Lợi ích của tập lệnh đặc biệt này là cho phép thực hiện các công việc với một mã chương trình có kích thước nhỏ hơn để tiết kiệm bộ nhớ, đồng thời tăng tốc độ xử lý cho các thuật giải DSP Những lệnh đặc biệt trong DSPs bao gồm:

♦ Tập lệnh hổ trợ cho các ứng dụng tổng quát

♦ Tập lệnh để giảm thủ tục tạo vòng lặp

♦ Tập lệnh cho các ứng dụng định hướng

2.1.5 Phiên bản

Phiên bản là dùng hai hoặc nhiều các đơn vị cơ bản như ALU, bộ nhân, bộ nhớ, … để thực hiện các công việc giống nhau một cách độc lập Nhờ sử dụng cấu trúc này, khi gặp một số lệnh sử dụng lặp lại thì có thể được thực hiện đồng thời thay vì thưc hiện tuần tự

2.1.6 Bộ nhớ bên trong

Trong nhiều trường hợp, các bộ vi xử lý DSP hoạt động với tốc độ rất nhanh nên các bộ nhớ ngoài không đáp ứng kịp Do đó, để làm cho tốc độ thực hiện lệnh chậm lại thì các DSPs phải sử dụng trạng thái chờ Một số vi xử lý thực hiện trạng thái chờ bằng phần mềm nhưng cũng có một số thì phải thực hiện bằng mạch cứng bên ngoài Điều này làm cho tốc độ của các DSPs khó đạt được tối ưu

Để giải quyết vấn đề này, các DSPs được xây dựng bộ nhớ bên trong Khi đó bộ nhớ ngoài dùng để chứa các mã chương trình Các mã chương trình này được tải vào bộ nhớ trong khi khởi tạo và do đó tốc độ của DSPs sẽ tối ưu hơn

Cao học điện tử – viễn thông khoá 11 Trang 28 HVTH: Trương Thượng Khánh

2.2.1 Họ TMS320 của Texas Instrument

TMS320 là bộ vi xử lý DSP gồm nhiều chip đơn Họ này có nhiều sản phẩm khác nhau, có loại dấu chấm động và có loại dấu chấm tỉnh Điểm đặc biệt trong TMS320 là dựa trên cấu trúc Harvard nhưng có cải tiến , cho phép chuyển đổi giữa bộ nhớ dữ liệu và bộ nhớ chương trình Do đó họ vi xử lý này cho phép sử dụng bộ nhớ linh hoạt hơn Cấu trúc bên trong của họ TMS320 được miêu tả như trong hình vẽ sau đây:

Hình 2.6: Cấu trúc bên trong cơ bản của họ TMS320

MUX Bus địa chỉ bộ nhớ Bus địa chỉ bộ nhớ

MUX

Bus dữ liệu chương trình Bus bộ nhớ dữ liệu

Bộ tạïo Địa chỉ

Bộ nhớ

ch trình và dữ liệu

MUX

MUX

Bộ nhớ chương trình

Thanh ghi P Thanh ghi T Bộ ALU Nhân Bộ cộng Ghi dịch

Bộ nhớ Dữ liệu

2.2.2 Họ DSP56000 của Motorola

So với vi xử lý của các hãng khác, họ DSP56000 của Motorola có một số điểm

đặc biệt sau:

♦ Các bus dữ liệu và các bus địa chỉ bên trong giao tiếp với các bus bên

ngoài qua một bộ ghép

♦ Port giao tiếp vào ra thiết kế có thể lập trình được , cho phép chèn vào

các trạng thái chờ trong trường hợp vi xử lý giao tiếp với bộ nhớ ngoài và

thiết bị ngoại vi có tốc độ chậm Có loại trong họ này có thể chèn vào 15

trạng thái chờ, tương ứng với 7,5 chu kỳ máy

Hình 2.6: Cấu trúc bên trong cơ bản của họ DSP56000

MUX

Bus dữ liệu Y Bus dữ liệu X Bus dữ liệu P Bus dữ liệu G

Bus địa chỉ bộ nhớ Y Bus địa chỉ bộ nhớ X Bus địa chỉ bộ nhớ P MUX

Điều

Khiển

Bộ tạo địa chỉ

Bộ nhân & cộng

Bộ nhớ

Pro Bộ nhớ Data X Bộ nhớ Data Y

Cao học điện tử – viễn thông khoá 11 Trang 30 HVTH: Trương Thượng Khánh

Điểm nổi bậc của họ này là bên trong thiết kế thêm một bus kết qủa Tất cả các đơn vị số học và logic như ALU, MAC,thanh ghi dịch đều được kết nối đến bus này Ưu điểm của việc cải tiến này là kết quả của một phép toán từ một đơn vị này có thể có thể được sử dụng trực tiếp như dữ liệu ngõ vào của đơn vị khác Tuy nhiên, trong các sản phẩm đầu tiên, họ ADSP2100 không sử dụng bộ nhớ bên trong Vì vậy tốc độ của vi xử lý bị hạn chế Nhược điểm này đã được khắc phục trong sản phẩm vế sau

Cấu trúc đơn giản của họ ADSP2100 được miêu tả như sau:

Hình 2.7: Cấu trúc cơ bản của họ ADSP2100

Bus data bộ nhớ chương trình Bus data bộ nhớ dữ liệu

Bus địa chỉ bộ nhớ chương trình Bus địa chỉ bộ nhớ dữ liệu

Bộ nhớ cache Bộ tạo địa chỉ

Bus kết qủa

2.3 GIỚI THIỆU CHIP XỬ LÝ TÍN HIỆU SỐ CÓ DẤU CHẤM ĐỘNG CỦA NHÀ SẢN XUẤT TEXAS INSTRUMENTS : TMS320C6713

2.3.1 GIỚI THIỆU CHUNG:

DSP TMS230C67X thiết kế từ công nghệ DSP TMS320C6000 thế hệ DSP sử dụng dấu chấm động ( hay dấu phẩy động ) Chip DSP C6713 được thiết kế trên nền tản hiệu suất cao, cấu trúc từ lệnh rất dài cao cấp (VLIW – Very Long Instruction Word) cải tiến của hảng Texas Instruments ( TI ) , thích hợp cho các ứng dụng đa kênh và đa chức năng

Hoạt động ở tần số 225MHz, C6713 đạt tới 1350 triệu phép tính dấu chấm động trên một giây ( MFLOPS ), 1800 triệu lệnh trên một giây ( MIPS ), và với bộ nhân kép số cố định hoặc dấu chấm động lên tới 450 triệu phép tính trong một giây( MMACS)

C6713 dùng cấu trúc trên cơ sở cache 2 mức và có các thiết bị ngoại vi đa dạng , mạnh mẽ Cache chương trình mức 1 ( L1P) là vùng nhớ 4Kbyte được định vị trực tiếp và cache dữ liệu mức 1 ( L1D) là một vùng nhớ kết hợp 2 hướng Cache mức 2 hay bộ nhớ mức 2 ( L2 ) có dung lượng 256 Kbyte bao gồm 64Kbyte có thể được cấu hình như là 1 vùng nhớ ánh xạ, cache hay kết hợp cả hai Còn lại 192Kbyte dùng làm SRAM

C6713 có một bộ thiết bị ngoại vi phong phú gồm có 2 cổng nối tiếp âm tần đa kênh (McASP ) , hai cổng nối tiếp đệm đa kênh (McBSP) , 2 bus mạch tích hợp bên trong (I2C) , một module vào ra mục đích chung chuyên dùng, 2 bộ định thời mục đích chung, một giao tiếp cổng máy tính ( HPI – host port interface ), và một giao tiếp bộ nhớ bên ngoài (EMIF) có thể tương thích với SDRAM, SBSRAM, và các thiết bị ngoại vi bất đồng bộ khác

Hai môdun giao tiếp với cổng nối tiếp âm tần đa kênh ( McASP) mỗi cái hỗ trợ vùng clock phát và nhận Mỗi McASP có 8 chân dữ liệu nối tiếp có thể được định vị riêng biệt cho bất kỳ vùng clock nào Cổng nối tiếp hỗ trợ việc dồn kênh phân chia theo thời gian trên mỗi chân từ 2 đến 32 khe thời gian C6713 có băng thông đủ để tất cả 16 chân dữ liệu nối tiếp phát tín hiệu stereo 192 KHz Dữ liệu nối tiếp trong mỗi vùng có thể được phát và nhận trên bội số chân dữ liệu nối tiếp một cách đồng thời va ø được định dạng trong vô số các dang I2S ( inter-IC Sound) của hảng Philip Hơn nữa bộ phát McASP có thể được lập trình xuất đồng thời vô số các kênh dữ liệu mã hoá dạng S/PDIF, IEC60958, AES-3, CP-430., với một vùng nhớ RAM chứa các vùng tình trạng kênh và dữ liệu người dùng thực thi

McASP cũng cung cấp việc kiểm tra lỗi mở rộng và chức năng hồi phục, chẳng

Cao học điện tử – viễn thông khoá 11 Trang 32 HVTH: Trương Thượng Khánh

diện ngoại vi nối tiếp (SPI-serial peripheral interface)

TMS320C6713 có hai chế độ khởi động, từ HPI, hoặc từ ROM bất đồng bộ bên ngoài

2.3.2 SƠ ĐỒ KHỐI CHỨC NĂNG VÀ CPU ( LÕI DSP)

2.3.2.1 MÔ TẢ CPU ( LÕI DSP):

Bộ xử lý tín hiệu số với kỷ thuật dấu chấm động TMS320C6713 dựa trên nền tản họ CPU C67x CPU nạp VLIW cao cấp ( rộng 256bit) để cung cấp 8 lệnh dài 32 bit cho 8 khối chức năng trong mỗi chu kỳ clock Đặc trưng của cấu trúc VLIW là không phải tất cả 8 khối chức năng đều được gửi lệnh thực hiện khi nó chưa sẵn sàng Bit đầu tiên của mỗi từ lệnh dài 32 bit xác định là lệnh kế tiếp có phụ thuộc vào cùng một gói thực thi hay không cũng như bản thân nó có phụ thuộc vào lệnh trước đó, nếu không nó sẽ được thực hiện trong chu kỳ clock sau như là một phần

của gói kế tiếp Việc nạp các gói luôn có độ rộng 256 bit; Tuy nhien khi thực hiện các gói có thể có kích thước khác nhau Các gói thực thi có độ dài khác nhau là một đặc tính tiết kiệm bộ nhớ quan trọng, đặc trưng của họ CPU C67x so với các cấu trúc VLIW khác

Với tính năng CPU có 2 đơn vị chức năng như trên hình, mỗi đơn vị có 4 khối và hai tập thanh ghi: L1/.L2, S1/.S2, M1/.M2, D1/.D2 Hai tập thanh ghi mỗi tập có 16 thanh ghi 32 bit tức là 32 thanh ghi mục đích chung được chia thành hai khối thanh ghi A và B Hơn nữa, các khối thanh ghi này được liên kết vối nhau qua các bus dữ liệu đơn trên tất cả các thanh ghi, mà nó giúp cho hai khối thanh ghi náy có thể truy xuất qua lại lẫn nhau Tất cả việc truy xuất từ các thanh ghi này đều thực hiện trong một chu kỳ xung clock

Cao học điện tử – viễn thông khoá 11 Trang 34 HVTH: Trương Thượng Khánh

Một tính năng quang trọng khác của C67x là cấu trúc nạp và lưu trử, mà ở đó tất cả các lệnh hoạt động trên các thanh ghi Hai khối địa chỉ dữ liệu ( D1,.D2) chịu trách nhiệm đối với tất cả dữ liệu qua lại giữa các tập thanh ghi và bộ nhớ Khối D này cho phép các địa chỉ dữ liệu phát ra từ một tập thanh ghi được sử dụng để nạp hay lưu trữ dữ liệu hoặc được dùng từ tập thanh ghi khác CPU C67x hỗ trợ một khối lượng lớn các chế độ định vị gián tiếp sử dụng các chế độ định vị tuyến tính hoặc vòng với 5 hoặc 15 bit offset Tất cả các lệnh là có điều kiện và phần lớn có thể truy xuất tới bất kỳ thanh ghi nào trong số 32 thanh ghi Tuy nhiên, một vài thanh ghi được dành cho các địa chỉ đặc biệt hay để lưu các điều kiện của các lệnh có điều kiện (nếu điều kiện không là “TRUE” một cách tự động) Hai khối chức năng M để thực hiện các phép tính nhân Hai khối S và L thực hiện chung các phép tính số học, logic, và chức năng phân nhánh mà kết quả sẵn sàng trong một chu kỳ clock Quá trình xữ lý bắt đầu khi một lệnh với độ dài 256 bit nạp vào từ bộ nhớ chương trình Các lệnh 32 bit đưa đến các khối chức năng riêng rẽ được liên kết nhau bằng bit “1” ở vị trí bit thấp nhất (LBS) trong các lệnh Các lệnh này nối với nhau thành

“một chuỗi” để thực thi đồng thời ( 8 lệnh) gọi là một gói thực thi.Bit “0” ở vị trí thấp nhất của một lệnh báo hiệu điểm dừng của chuỗi, có tác dụng đặt các lệnh tiếp theo vào gói thực thi kế tiếp Nếu một gói thực thi kết với nhau thành một đường biên gói để nạp (256 bit), thì trình biên dịch sẽ đặt nó vào gói nạp kế tiếp, phần còn lại của gói nạp hiện hành được chèn thêm bằng lệnh NOP Số lượng các gói thực thi bên trong một gói nạp vào có thể khác nhau ( 1 đến 8 gói ) Các gói thực thi sẽ được tách ra và đưa đến các khối chức năng tương ứng của chúng với tốc độ là 1 chu kỳ clock, và các gói nạp kế tiếp sẽ không được nạp vào cho đến khi tất cả các gói thực thi của gói nạp hiện hành được tách ra hoàn toàn Sau khi giải mã, các lệnh được đưa vào tất cả các khối chức năng đang ở tình trạng tích cực một cách đồng thời để có được tốc độ thực thi cao nhất 8 lệnh mỗi chu kỳ clock Trong khi đó hầu hết các kết quả sẽ được lưu vào các thanh ghi 32 bit, sau đó chúng được chuyển đến bộ nhớ bằng byte hay bằng các ½ từ ( half-word) Tất cả các lệnh nạp (load) và lưu trữ là byte, ½ từ hoặc từ có thể định vị

2.3.2.2 KHỐI ĐIỀU KHIỂN PLL VÀ PLL

TMS320C6713 chứa bên trong nó một bộ PLL và bộ điều khiển PLL ngoại vi gồm có một bộ lấy tỉ lệ định trước (D0) và 4 bộ chia (OSCDIV1, D1,D2,D3) Bộ điều khiển PLL có thể phát các tần số clock khác nhau cho các phần khác nhau trong hệ thống ( Lõi DSP, bus dữ liệu ngoại vi, giao tiếp bộ nhớ ngoài, McASP và các thiết bị ngoại vi khác )

Cài đặt PLL ( Phase lock loop)

DSK được thiết kế hoạt động ở tần số 225MHz tương ứng với tần số dao động bên ngoài đưa vào là 50MHz Để hoạt động ở chế độ trên, PLL sẽ được cấu hình thành một bộ nhân 9 và 1 bộ chia 2 để đạt được tần số mong muốn 225MHz từ tần số 50MHz

2.3.2.3 PORT NỐI TIẾP ÂM TẦN ĐA KÊNH McASP:

Cao học điện tử – viễn thông khoá 11 Trang 36 HVTH: Trương Thượng Khánh

hoạt động như là dữ liệu phát, dữ liệu thu, hoặc vào ra mục đích chung ( GP I/O)

Hai bộ phát và nhận của McASP cũng hỗ trợ chế độ burst rất hữu ích cho dữ liệu không phải âm tần ( ví dụ thông tin điều khiển qua lại giữa 2 DSP )

McASP còn có khả năng phát clock linh động và kiểm tra sữa lỗi cũng như quản lý lỗi

2.3.2.4 MẠCH TÍCH HỢP BÊN TRONG ( I2C – INTER INTEGRATED CIRCUIT):

Hai môdun này bên trong TMS320C6713 giúp làm đơn giản cấu trúc hệ thống vì một môdun có thể được DSP dùng để điều khiển các IC ngoại vi cục bộ ( chẵng hạn như các IC biến đổi ADC, DAC … ) trong khi môdun kia được sử dụng để

truyền thông với các bộ điều khiển trong hệ thống và các giao diện của người dùng bổ sung

Ghi chú : các khối màu sậm là các thanh ghi điều khiển/trạng thái

2.3.2.5 BẢNG PHÂN CHIA VÙNG NHỚ TRONG DSP

• 192 Kbyte bộ nhớ bên trong giúp cho việc truy xuấn ở tốc độ cao nhất

• 64 Kbyte L2 Cache/Ram : Gồm 4 vùng nhớ mỗi vùng 16Kbyte mà có

thể cấu hình như là RAM hoặc cache

• 4 Kbyte Program/Data Cache : Cache riêng biệt cho chương trình nguồn

và dữ liệu

MÔ TẢ KHỐI BỘ NHỚ KÍCH THƯỚC KHỐI VÙNG ĐỊA CHỈ ( HEX)

Cao học điện tử – viễn thông khoá 11 Trang 38 HVTH: Trương Thượng Khánh

Các thanh ghi HPI 256K 0188 0000 – 018B FFFF Các thanh ghi McBSP 0 256K 018C 0000 – 018F FFFF Các thanh ghi McBSP 1 256K 0190 0000 – 0193 FFFF Các thanh ghi Timer 0 256K 0194 0000 – 0197 FFFF Các thanh ghi Timer 1 256K 0198 0000 – 019B FFFF Các thanh ghi bộ chọn

Các Thanh ghi cấu hình 4 019C 0200 – 019C 0203 Reserved 256K-516 019C 0204 – 019F FFFF Các thanh ghi EDMA và

Các thanh ghi GPIO 16K 01B0 0000 – 01B0 3FFF

(*) Số lượng các chân địa chỉ EMIF (EA[21:2]) hạn chế bộ nhớ có thể định vị ( SDRAM) tối đa 128MB trên một vùng CE

2.3.3 MÔ TẢ KIT TMS320C6713 DSK

TMS320C6713 DSP Starter Kit là một card được thiết kế giúp cho người dùng có thể đánh giá và phát triển các chương trình ứng dụng cho họ xữ lý tín hiệu số C67XX của Texas Instrument Phần cứng của kit này cũng có thể dùng làm tham khảo cho các thiết kế sử dụng TMS320C6713 Đặc trưng của kit này là :

• CPU TMS320C6713 hoạt động ở tần số clock 225MHz

• Một IC mã hoá và giãi mã stereo AIC23

• DRAM đồng bộ 16Mbyte

• Bộ nhớ Flash không bay hơi 512Kbyte ( mặc định 256 Kbyte)

• 4 đèn led và 4 công tắt

• Việc cấu hình board bằng phần mềm qua các thanh ghi bổ sung bên trong IC có thể lập trình logic phức tạp (CPLD)

• Có thể cấu hình các tuỳ chọn khởi động

• Có các connector mở rộng theo tiêu chuẩn cho các card con

• Mô phỏng JTAG qua cổng mô phỏng JTAG gắn trên board giao tiếp với cổng USB máy tính hoặc các thiết bị mô phỏng bên ngoài

• Diện áp cung cấp là 5VDC

Sơ đồ khối của C6713 DSK