Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực siêu cao tần sử dụng phần mềm thiết kế mạch siêu cao tần và công nghệ gia công mạch dải nghiên cứu thiết kế, chế tạo các bộ chuyển mạch điốt pin

Bộ KH & CN Bộ quốc phòngTrung tâm KhKt - CnQs Viện Rađa Đề tài độc lập cấp Nhà nước: Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực siêu cao tần sử dụng phần mềm thiết

Trang 1

Bộ KH & CN Bộ quốc phòng

Trung tâm KhKt - CnQs

Viện Rađa

Đề tài độc lập cấp Nhà nước:

Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động

và tích cực siêu cao tần sử dụng phần mềm thiết kế mạch siêu cao tần và công nghệ gia công mạch dải

báo cáo khoa học

Nghiên cứu thiết kế, chế tạo

các bộ chuyển mạch điốt pin

M∙ số: ĐTĐL- 2005/28G Chủ nhiệm đề tài: TS Nguyễn Thị Ngọc Minh

6715-3

11/01/2007

Hà Nội - 2007

Bản quyền 2007 thuộc Viện Rađa

Đơn xin sao chép toàn bộ hoặc từng phần tài liệu này phải gửi đến Viện trưởng Viện Rađa trừ trường hợp sử dụng với mục đích nghiên cứu

Trang 2

Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT

sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN

1

mục lục

Công thức tính toán một số đại lượng dùng trong báo cáo 4

Bảng các từ viết tắt 4 Mở đầu 5 Chương I: Tổng quan về các điốt bán dẫn siêu cao tần 6 1.1 Điốt cao tần 6

1.1.1 Khái quát về các điốt bán dẫn siêu cao tần 6

1.1.2 Mạch điện tương đương 7

1.1.3 Hoạt động của điốt ở các tần số siêu cao 8 1.2 Nghiên cứu một vài loại điốt siêu cao tần thường gặp 8

1.2.1 Điốt Tunnel 8

1.2.2 Điốt biến dung-Varicap 10

1.2.3 Điốt PIN 12

1.2.4 Sơ lược về bộ hạn chế công suất dùng điốt PIN 14

1.3 Mạch tương đương của điốt PIN 17

1.3.1 Mạch tương đương khi thiên áp ngược 17

1.3.2 Mạch tương đương khi thiên áp thuận 19

Chương II: Tổng quan các giải pháp thiết kế chế tạo bộ chuyển mạch siêu cao tần sử dụng điốt PIN 20

2.1 Các dạng mắc điốt 21

2.1.1 Điốt mắc shunt 21

2.1.2 Điốt mắc nối tiếp 25

2.2 Tổn hao ở công suất cao 25

2.3 Các giới hạn của điốt 28

2.3.1 Mức công suất và tốc độ chuyển mạch 28

2.3.2 Giới hạn lý thuyết 29

2.3.3 Tốc độ chuyển mạch của điốt PIN 30

2.4 Độ lớn công suất xung mà một điốt PIN có thể xử lý 33

2.5 Độ méo tín hiệu thấp ở chuyển mạch điốt PIN sử dụng dụng cụ lắp ráp bề mặt (SMD) 40

2.5.1 Các loại méo thường gặp 40

2.5.2 Khảo sát điốt PIN 43

2.6 Dải thông của bộ chuyển mạch điốt PIN 44

Trang 3

2

Chương III: Tổng quan về mạch dải siêu cao tần 45

3.1 Mạch dải và các tham số cơ bản của mạch dải 45

3.1.1 Phân loại mạch dải 45

3.2 Mạch vi dải 47

3.2.1 Cấu trúc hình học của đường truyền vi dải 47

3.2.2 Tạo phương thức 48

3.2.3 Các tham số cơ bản 49

3.2.4 Sự phân tán trong đường truyền vi dải 52

3.3 Các linh kiện cơ bản dùng trong mạch vi dải 54

3.3.1 Tính toán cho tụ điện 55

3.3.2 Tính toán cho điện trở 55

3.3.3 Tính toán cho điện cảm 56

Chương IV: Tính toán và thiết kế chế tạo bộ chuyển mạch điốt PIN ứng dụng làm bộ hạn chế công suất bảo vệ máy thu Rađa P-37 57

4.1 Nguyên tắc thiết kế chuyển mạch 57

4.1.1 Chuyển mạch SPDT cho dải 0,5 đến 4,0 GHz 57

4.1.2 Quá trình thiết kế bộ lọc chuyển mạch đa đường 59

4.1.3 Những yêu cầu điều khiển cơ bản 62

4.1.4 Xem xét chuyển mạch 63

4.1.5 Hạn chế mạch thiên áp 64

4.2 Bộ hạn chế siêu cao tần bằng bán dẫn 65

4.2.1 Bộ hạn chế varactor 66

4.2.2 Bộ hạn chế đíôt PIN 68

4.2.3 Bộ hạn chế điốt PIN giả tích cực 70

4.2.4 Bộ hạn chế varactor-PIN 71

4.2.5 Tổng kết 71

4.3 Một số mô hình và mạch đã sử dụng trong thực tế 72

4.3.1 Sơ đồ khối của một bộ hạn chế công suất 72

4.3.2 Chuyển mạch SPDT- Mô hình chuyển mạch giảm méo 73

4.3.3 Mở rộng dải thông của bộ chuyển mạch điốt PIN (SPDT) mắc shunt 76

4.4 Tính toán thiết kế cho mạch thực tế 79

4.4.1 Vị trí bộ hạn công suất trong Rađa 79

Trang 4

3

4.4.2 Bộ hạn chế công suất bảo vệ máy thu 81 4.4.3 Thiết kế khối xung điều khiển 82 4.4.4 Thiết kế bộ chuyển mạch điốt PIN 85

Trang 5

Z Z L

L

+

−

= Γ

• Hệ số truyền dẫn T: T = 1 + Γ

• Tổn hao phản hồi (Return Loss - RL): RL= − 20 lg Γ [dB]

• Hệ số tổn hao chèn (Insersion Loss - IL): IL= − 20 lg[T] [dB]

• Hệ số sóng đứng (SWR):

Γ

−

Γ +

= 1

• cw: Continous Wave: Sóng liên tục

• DUT: Device Under Test: Đối t−ợng kiểm tra

• IMPATT: IM Pact Avalanche Transit-Time Diode

• MIC: Micro IC

• PCB: Printed Circuit Board: Bo mạch in

• RF: Radio Frequency: Tần số vô tuyến

• SMD: Surface Mount Divice: Dụng cụ lắp ráp bề mặt

• SPDT: Single Pole - Double Throw: Một cực hai đầu ra

Trang 6

5

Mở đầu

Ngày nay, khoa học kỹ thuật nói chung và kỹ thuật vô tuyến điện nói riêng phát triển rất mạnh mẽ Các thiết bị vô tuyến điện làm việc ở dải sóng siêu cao tần được sử dụng trong các lĩnh vực như: thông tin sóng ngắn, thông tin tiếp sức, thông tin vệ tinh, truyền hình, truyền số liệu, rađa, chiến tranh điện tử, đã

có những bước tiến lớn và có nhiều ứng dụng rộng rãi trong quân sự và đời sống Trong khi đó, nước ta hiện nay sử dụng phổ biến các thiết bị ở dải sóng siêu cao tần đã lạc hậu so với thế giới Một vấn đề đặt ra là phải cải tiến nâng cao chất lượng của các thiết bị đó đáp ứng kịp thời yêu cầu của cuộc sống sản xuất và chiến đấu hiện đại Cùng với sự ra đời của nhiều linh kiện bán dẫn chất lượng cao làm việc ở dải sóng siêu cao tần, cho phép bán dẫn hoá từng bộ phận, từng khối của thiết bị để nâng cao độ tin cậy, giảm kích thước, trọng lượng, phải phù hợp với điều kiện gia công cơ khí ở nước ta để góp phần nâng cao tính năng cũng như khả năng hoạt động cho các thiết bị vô tuyến dân sự và quân sự

Trong kỹ thuật siêu cao tần có một vấn đề hay gặp là thiết kế các bộ chuyển mạch tốc độ cao, nó có chức năng dẫn hoặc ngăn tín hiệu đến những cổng mà chúng ta mong muốn

Công nghệ vi dải là công nghệ mới, bằng việc sử dụng kỹ thuật bay hơi trong chân không và kỹ thuật ăn mòn cho phép sản xuất mạch có độ chính xác cao, dễ sản xuất hàng loạt (bằng phương pháp tự động), mạch có kích thước bé (cả thể tích và trọng lượng), có khả năng tương thích với quy trình mạch tích hợp, phạm vi trở kháng đặc trưng hợp lý, tổn hao thấp, dải thông tương đối rộng, nhưng nó có giới hạn về mức công suất tương đối thấp so với ống dẫn sóng Vì vậy, nó thường được ứng dụng nhiều hơn trong các linh kiện thụ động như: bộ chuyển mạch, bộ suy hao, bộ lọc, bộ cộng/chia, bộ định hướng và bộ di pha

Thiết kế, chế tạo bộ chuyển mạch trên mạch vi dải đòi hỏi phải tính toán các tham số thiết kế và quá trình gia công chính xác Nếu không tính toán

và thiết kế chính xác thì sẽ không đảm bảo được độ cách ly giữa các cổng; cũng như làm tăng tổn hao giữa các cổng cần thông suốt; dẫn đến không đạt mức yêu cầu và thường làm rối loạn chức năng của hệ thống

Trang 7

Điốt bán dẫn siêu cao tần được phân thành:

• Điốt Varistor là các điốt có điện trở biến đổi

• Điốt Varactor là các điốt có điện dung biến đổi

• Điốt có trở kháng có thể điều khiển được (điốt PIN hoặc điốt Plasma)

• Điốt có trở kháng âm

+> Điốt Varistor (bao gồm các điốt có tiếp xúc điểm, điốt nghịch đảo và

đa số điốt có hàng rào Schottky) được dùng để tách sóng, biến đổi dưới, giải điều chế, bộ hạn chế tốc độ cao hoặc chỉnh lưu

+> Điốt Varactor do có điện dung phi tuyến thay đổi được khá mạnh, tổn hao nhỏ hơn nhiều so với Varsito nên được dùng làm: bộ dao động sóng hài, bộ

điều chế hoặc biến đổi trên, các bộ khuếch đại có tạp âm bé, tạo dao động và tạo xung

+> Điốt có trở kháng điều chỉnh được: Độ dẫn điện của các điốt này hoàn toàn tỷ lệ thuận với số lượng các hạt mang điện không cơ bản được tích luỹ Các

điốt này ở dải sóng siêu cao tần có trở kháng tựa tuyến tính, giá trị của nó có thể

điều khiển được bằng thiên áp một chiều hoặc thiên áp âm tần ngoài Chúng

được dùng ở đảo mạch siêu cao tần, bộ quay pha, bộ hạn chế công suất, bộ điều chế siêu cao tần công suất, các bộ suy giảm biến đổi để điều khiển biên độ tín hiệu

+> Điốt siêu cao tần có trở kháng âm Hiện nay chủ yếu dùng để khuếch

đại và tạo dao động siêu cao tần Có ít nhất 3 loại tuỳ thuộc vào hiệu ứng đường hầm (điốt Tunnel), hiệu ứng tạo thành thác lũ khi ion hoá do va chạm và thời gian bay (đíôt Impatt, điốt Barrit) và hiệu ứng Gunn (điốt Gunn)

Điốt Tunnel do có tập âm bé nhưng vì công suất ra rất nhỏ, tần số làm việc không cao nên được dùng chủ yếu làm ngoại sai tại chỗ cho các máy thu ngoại

Trang 9

8

1.1.3 Hoạt động của điốt ở các tần số siêu cao:

Giả thiết rằng các tham số kí sinh không được phối hợp, tồn tại một tần số

fc mà tại tần số cao hơn fc sụt áp trên rs lớn hơn sụt áp trên tiếp giáp Rj song song với Cj Tại dòng thiên áp thấp và tần số cao thì điện trở tiếp giáp lớn hơn trở kháng của điện dung tiếp giáp và đíôt được mô tả là rs nối tiếp với Cj Tần số cắt

là fc=l/(2πrsCj) Để đảm bảo tín hiệu hoạt động tốt tại tiếp giáp chỉnh lưu thì ta chọn tần số cắt lớn hơn nhiều tần số tín hiệu

Tại các tần số siêu cao thì cần có điện dung tiếp giáp rất nhỏ Rất nhiều mạch điện siêu cao tần sử dụng các tuyến và tải 50Ω Với một tụ điện để có đại lượng trở kháng lớn hơn 50Ω, tại tần số 10GHz, thì điện dung phải nhỏ hơn 0,3pF Với trường hợp này có nghĩa là diện tích tiếp giáp p-n phải rất nhỏ vì điện dung của nó trên một đơn vị diện tích rất lớn Diện tích điốt không thể chế tạo quá nhỏ vì công nghệ chế tạo thông thường cho giới hạn về kích thước và diện tích tiếp điểm nhỏ nhất Ngoài ra khi giảm diện tích của điốt thì điện trở nối tiếp tăng lên, do vậy nó có thể ảnh hưởng đến đặc tuyến tần số điốt

Diện tích tiếp giáp nhỏ nhất có nghĩa là thể tích tiếp giáp điốt bằng diện tích nhân với độ rộng miền diện tích chuyển tiếp cũng nhỏ Sự tiêu tán thành nhiệt của tín hiệu trong điốt có thể tích nhỏ sẽ làm tăng nhiệt độ nhiều hơn đối với một điốt có thể tích lớn hơn Các điốt siêu cao tần có các chỉ tiêu chịu nhiệt thấp vì sự tiêu tán nhiệt trong điốt gây nên sự hỏng điốt

Thiên áp ngược không tác động lớn đến sự chịu nhiệt Điện trở tiếp giáp cao, nếu trở kháng của điện dung miền diện tích tiếp giáp trong điốt lớn hơn rs, thì năng lượng tiêu tán trên rs ít Điện dung miền diện tích được thay đổi bằng cách sử dụng thiên áp ngược, điện áp này làm thay đổi điện dung do đó ta có điốt tham số được sử dụng nhiều trong các mạch siêu cao tần để tạo ra các trở kháng phụ thuộc thiên áp

Có thể làm tác dụng của giá trị điện dung lớn trên đơn vị diện tích dẫn tới việc chịu nhiệt thấp nếu tăng cách ly trên mỗi mặt của tiếp giáp Việc này có thể thực hiện nếu sử dụng một miền cách ly đặt giữa các miền p và n trong loại điốt PIN

1.2 Nghiên cứu một vài loại điốt siêu cao tần thường gặp:

1.2.1 Điốt Tunnel:

Là điốt có tiếp giáp p-n có các mức tạp chất kích thích rất cao, còn gọi là các

điốt p++ _ n++ Tạp chất kích thích gây ra một mật độ điện tử lớn hoặc các trạng

Trang 13

Utx: là hiệu thế tiếp xúc chuyển tiếp PN

U: là điện áp ngoài đặt vào

Khi thay đổi thiên áp ngược trên điốt PIN thì thay đổi độ rộng của miền

điện tích, nhưng khi cố định miền I thì điện dung miền tương đối kém nhạy với thiên áp ngược Tuy nhiên điện trở của miền I biến đổi theo dòng của điốt và điốt PIN có thể tạo ra điện trở phụ thuộc vào điện áp

Hình 1.5: Cấu tạo của một loại điốt PIN

cm 4,5ì10-3cm2 Lớp đế 10,2ì10-2

Trang 14

13

Dòng trong điốt PIN được tạo bởi sự tái hợp hạt mang điện tích trong miền

I Các ảnh hưởng của sự khuếch tán và sự trôi được miêu tả theo quy luật của

điốt Trong bán dẫn, mật độ dòng có thể được biểu thị bởi các số hạng của mật

độ điện tử và lỗ trống no, po và độ linh động àp và àh

) (n0q p p0q h E

E

Các đơn giản hoá việc phân tích nếu giả định rằng mật độ điện tử và lỗ trống bằng nhau ở toàn bộ miền I, cả hai loại hạt mang điện tích có độ linh động như nhau, độ linh động lưỡng cực àsp là:

h c

sp à à

à à à

+

và điện trở của miền I được xác định theo độ dài (W), diện tích (A) và điện dẫn:

A q n

W A

W R

sp

Khi xác định điện tích trong miền I, vì giả thiết mật độ hạt mang điện là hằng số, nên tổng điện tích trong miền I là a0 = qn0AW, với AW là thể tích miền

I, điện tích này được duy trì đến trạng thái không đổi bởi lưu lượng dòng Io qua

điốt Nếu dòng thay đổi đột ngột xuống 0 thì điện tích miền I sẽ giảm theo thời gian so với giá trị ở trạng thái ổn định Q0 mà Qt = Q0exp(-t/τr); ở đó τr là thời gian tái hợp Với trạng thái ổn định thì sự tái kết hợp của các hạt mang được cân bằng với dòng chảy qua Tốc độ thay đổi của điện tích khi ngắt dòng phải bằng dòng gốc:

r t r r

t

Q t

Q I

τ τ

0

0 0

I

W R

) 2 / (

) / ( 2

) ( )

0 0

L W sh

L x ch qDA

L I x p x

Trang 15

14

)]

2 / ( [ 2 ) 2 / (

2 I0 sh W L arctg sh W L

D R

sp

trong đó D là hệ số khuếch tán hạt mang điện Trong thực tế sự tái kết hợp hai loại hạt mang điện có tốc độ khác nhau dẫn đến sự phân phối hạt mang điện xiên hơn là sự phân phối đối xứng cos(x/L) Sự khuếch tán hạt mang cũng có các hướng ngang với x Thường mô hình hoá có ảnh hưởng theo các hệ số của thời gian sống hiệu dụng của hạt mang điện Với mạch tương đương của dạng điốt PIN, điện trở miền I nối tiếp với trở kháng tiếp giáp cộng thêm rs Mạch này phù hợp với tiếp giáp p-n nhưng rs thay bằng rs+Ri

Điốt PIN thường được sử dụng trong các mạch điện chuyển mạch siêu cao tần và các bộ hạn chế công suất

1.2.4 Sơ lược về bộ hạn chế công suất dùng điốt PIN:

Thực tế bộ hạn chế công suất là một dạng của bộ chuyển mạch Các bộ chuyển mạch có thể đóng ngắt nhiều cổng cao tần với nhau; còn bộ hạn chế công suất chỉ thực hiện trên hai cổng mà thôi

Việc sử dụng các điốt PIN để hạn chế công suất siêu cao tần, dùng điốt PIN như một bộ bảo vệ siêu cao tần đã được nghiên cứu rộng rãi Các điốt PIN

đã được đưa vào làm các bộ hạn chế công suất bảo vệ máy thu Điốt varactor

được sử dụng chỉ giới hạn công suất cao tới khoảng 10kW công suất đỉnh, tuy nhiên, trong thực tế ít khi sử dụng điốt này trong trường hợp công suất lớn Bởi vì kích thước tiếp giáp của nó nhỏ Kích thước tiếp giáp là nhân tố quyết định đến khả năng xử lý của điốt với lượng lớn công suất

Điốt PIN điện áp có khả năng xử lý công suất tuyệt vời Tuy nhiên, loại

điốt này có một lớp I dày và làm cho tốc độ chuyển mạch không nhanh Có thể khắc phục nhược điểm này của điốt PIN bằng cách sử dụng điốt nắn tiếp điểm tinh thể để cấp dòng thiên áp Nói chung, điều này được thực hiện bằng cách chèn một mạch ghép vào đường truyền để tạo dòng tinh thể đủ để điều khiển độ dẫn của điốt PIN Nhược điểm của công nghệ này là tồn tại thời gian giữ chậm khoảng 100ns, làm cho một lượng lớn công suất lọt đỉnh truyền qua Trong nhiều trường hợp, công suất lọt đỉnh này có thể được loại bỏ bằng một tầng thứ hai sử dụng điốt varactor Khi tầng thứ hai được khử ghép bởi tầng điốt PIN trên hầu hết độ rộng xung, xử lý công suất không còn là vấn đề nữa Tuy nhiên một vấn

đề thực sự phức tạp đó là khi lắp đặt và điều chỉnh nhiều tinh thể thiên áp khi cần

sử dụng nhiều điốt PIN

Trang 16

15

Điốt PIN hoạt động theo nguyên tắc cơ bản sau:

• Điện trở của điốt PIN có thể thay đổi bằng hai cách: đưa công suất siêu cao tần lớn vào hoặc cấp nguồn thiên áp cho điốt Khi không được cấp nguồn điốt PIN có điện trở lớn và vì vậy nó hoạt động như một tụ cao tần có hệ số phẩm chất lớn ở tần số siêu cao Lúc này tín hiệu nhỏ

đi qua điốt có độ tổn hao ≤ 1dB

• Khi được cấp nguồn điện trở của điốt PIN nhỏ đi do có điều khiển dòng thiên áp, lúc này điốt làm việc như biến trở có giá trị nhỏ Nếu dòng thiên áp cấp cho điốt PIN khoảng 100mA thì tín hiệu siêu cao tần

đi qua nó sẽ bị suy giảm đi 34dB Điốt PIN có thể bảo vệ xung siêu cao tần lên tới 38MW-às trước khi bị cháy (PKW = 6,4kW)

Trong trường hợp thứ hai này việc sử dụng điốt bán dẫn như một phần tử chuyển mạch cao tần dựa trên sự khác nhau ở đặc tuyến thiên áp ngược và thiên

áp thuận của điốt ở tần số cao tần thấp, điốt có trở kháng rất nhỏ khi thiên áp thuận và trở kháng rất lớn khi thiên áp ngược Các thông số khác nhau giữa thiên

áp thuận và thiên áp ngược thực hiện hoạt động chuyển mạch Nói chung, việc thực hiện được các điều kiện trên là điều quan trọng thứ hai trong thiết kế chuyển mạch

Cần chú ý rằng, bước đầu chuyển mạch được tìm hiểu ở đây sử dụng sự khác nhau trong phản xạ, hơn là tiêu tán để đạt được các chỉ tiêu chuyển mạch Công suất tiêu tán trên điốt rất nhỏ, vì vậy cho phép sử dụng các thiết bị nhỏ để

điều khiển công suất tương đối lớn Nói cách khác, chuyển mạch bằng điốt là mạch phản ứng cơ bản với tổn hao là những hiệu ứng thứ hai Do đó không quá ngạc nhiên, thấy rằng chuyển mạch giống như bộ lọc ở nhiều khía cạnh

Điốt PIN ở tần số cao làm việc như một biến trở Biến trở này tuyến tính

và giá trị của nó thay đổi theo dòng thiên áp cấp cho điốt Giá trị của điện trở này tỷ lệ nghịch với dòng cấp cho điốt Công thức sau đây miêu tả mối liên hệ giữa hai đại lượng trên

87 , 0

ư

= KI

• R là điện trở của điốt

• I là dòng thiên áp cấp cho điốt [mA]

• K là hằng số K = 20 50

Trang 17

16

Giá trị của R thay đổi từ 0,5Ω đến 10kΩ

Điện áp đánh thủng của điốt PIN là tương đối lớn: từ vài trăm vôn đến vài nghìn vôn Nhiệt độ cho phép cực đại Tmax≤ 1500C

* Như vậy có 2 cách dùng điốt PIN như một bộ hạn chế công suất

• Cách thứ nhất: hạn chế một cách tích cực Trở kháng của điốt và dẫn theo là tổn hao của nó được điều khiển bằng dòng thiên áp một chiều cấp cho điốt và không phụ thuộc vào công suất siêu cao tần trên toàn dải tần (Đây chính là bộ chuyển mạch điốt PIN)

Lúc này điốt làm việc như một chuyển mạch Nó trở thành một điện trở nhỏ khi có 1 xung dòng thiên áp đi qua

• Cách thứ hai: hạn chế một cách thụ động Khi không có cấp nguồn thiên áp ngoài, ở một mức công suất siêu cao tần nào đó điốt PIN bắt

đầu tạo ra 1 dòng phản hồi trực tiếp và kết quả là điện trở của điốt giảm

tỷ lệ nghịch với dòng tăng Như vậy công suất đi đến tải sẽ bị hạn chế

đến một giá trị an toàn ở đây điốt PIN đóng vai trò như 1 chuyển mạch tự động

Do vậy ta có thể xây dựng được sơ đồ khối cơ bản của bộ hạn chế công suất tích cực kết hợp với bộ hạn chế công suất thụ động sau:

Hình 1.6: Sơ đồ chức năng chi tiết của bộ hạn chế công suất và

bộ khuếch đại tạp thấp

Như vậy có thể thấy rằng chúng ta cần phải làm hai nhiệm vụ: thiết kế bộ hạn chế công suất và mạch điều khiển Lựa chọn phương pháp thiết kế trên nền mạch dải là vì: mạch dải dễ dàng chế tạo và đặc biệt gọn nhẹ hơn nhiều so với sử

Bộ hạn chế công

suất

Bộ khuếch đại tạp thấp

Mạch điều

khiển nguồn

cho điốt PIN

Xung kích phát Nguồn +5V Nguồn -12V

Trang 19

ư +

r co

r j

r co

co s

f f f

f

f f C j

f f f

f

f f R

2 2

2

] ) / ( 1 [ ) / (

] ) / ( 1 [ ]

) / ( 1 [ ) / (

) / )(

/ 1

f π , tần số cộng hưởng nối tiếp khi thiên áp ngược

Đối với một điốt mẫu trong bảng (1.2), f co = 210GHzvà f r = 10GHz Nếu

dự đoán nó có thể được từ giá trị f cocao, hầu hết các ứng dụng đều cho phép sử dụng dạng xấp xỉ:

r

co s

f f

C j

f f

f f R

2

) / ( 1 ]

) / ( 1 [

) / )(

/ 1 (

Xa hơn nữa, ngoại trừ những ứng dụng đặc biệt, ưu điểm khi tối thiểu hoá

sự phụ thuộc của các tham số vào tần số Do đó, nói chung, khi điốt được chọn

ngoài khoảng của dải tần liên quan 1

f

, có kết quả gần đúng:

t r

trong đó:

c j t

co s

r

C C C

f f R G

+

=

) / )(

/ 1 (

Dạng xấp xỉ này rất hay được sử dụng, thậm chí tới mức các nhà sản xuất

điốt chuyển mạch thường chỉ ra Ct hơn là các gía trị riêng Cj và Cc

ở điều kiện f > f r, có thể thấy trong phương trình (1.12) dẫn nạp Yr mang dấu âm, mang dấu dương khi ở tần số thấp hơn Vì vậy, điốt được thiên áp ngược cư xử như một điện cảm hơn là điện dung Rõ ràng, việc thiết kế mạch sẽ khác nhau ở hai dải tần số

Trong phần tiếp theo, sẽ sử dụng phương trình dạng gần đúng (1.13) Việc phức tạp hoá thêm, kết hợp với biểu thức chính xác cao sẽ không cung cấp một hiểu biết đáng kể về hoạt động của chuyển mạch Rõ ràng, trong những ứng

Trang 20

19

dụng mà điều kiện của phép xấp xỉ không thoả mãn, cần phải sử dụng biểu thức

có độ chính xác hơn

1.3.2 Mạch tương đương khi thiên áp thuận:

Sử dụng mạch tương đương khi thiên áp thuận như ở hình (1.7b), chúng ta thu được biểu thức dẫn nạp cho trường hợp này là:

+

) ( )

s c

s f

f f

L R

L C

j L R

R Y

ω

ω ω

Cũng như trên đây, phép kiểm tra chỉ ra rằng phương trình này có thể được

đơn giản hoá bằng cách sử dụng phép xấp xỉ thích hợp

) ( ) ( ωC c << ωL s ư , chúng ta thu được biểu thức trở kháng khi thiên áp thuận Zf bằng phép xấp xỉ hữu dụng là:

s f

f f

L C j L

R Y

ω

ω ω

Trang 23

22

Chúng ta xem xét các vấn đề của điốt mắc shunt trên đường tuyền TEM

có trở kháng đặc tuyến Zo Với yêu cầu mạch đảm bảo tổn hao nhỏ nhất (thiên

áp ngược) và cách ly lớn nhất (thiên áp thuận) ở tần số fo Trong số liệu ví dụ của điốt mẫu nêu trong bảng (1.2) sẽ được sử dụng với Zo =50Ω và fo=2.0GHz

Để đảm bảo phép đo chất lượng của mạch này (thực sự SPDT đơn thuần hoặc chuyển mạch ON-OFF), xác định đặc tuyến tổn hao trong dải 1 và 2 octave fo cho hai trường hợp tổn hao chèn thấp và cao

• Điều kiện tổn hao chèn thấp (thiên áp ngược):

Để thực hiện tổn hao nhỏ nhất ở fo, cần thiết đưa vào một điện cảm Lp mắc song song với điốt như mô tả ở hình (2.3) cộng hưởng với tổng điện dung Ct

0

2 2

1 log

=

2

2 0

1

ω

ω ω

t r

p t r

C j G Y

L C j G Y

(2.3)

với ω0 =2 fπ 0

Khi cộng hưởng, f =fo, B =0

2 0 0

2 1 log 10 )

Trang 25

=

2 2 2 0 2

2 2 0

) (

2 ) (

2 1 log 10

X R

XZ X

R

RZ H

Có thể thấy rằng αH lớn nhất khi X =0, nghĩa là, khi cộng hưởng Trong trường hợp được xem xét ở dưới đây, R=R f và

s s C L X

ω

ω ư 1

= Vì vậy trở kháng mắc shunt được tính:

C L j R Z

ω

ω 1

hoặc = + ⎜⎜⎝⎛ ư 2 ⎟⎟⎠⎞

2 0

Nếu chúng ta tiếp tục với số liệu ví dụ đã nêu ở trên, một tụ nối tiếp

pF

C s = 12 , 6 được sử dụng để có cộng hưởng ở tần số 2GHz ở tần số cộng hưởng, X =0, và tổn hao chèn được tính bởi:

dB R

Z f

2 1 log 10

Trang 26

25

xem xét ở đây, một vài biện pháp cải tiến có thể được thực hiện bằng cách sử dụng điốt có giá trị Ls nhỏ hơn

2.1.2 Điốt mắc nối tiếp:

Khi điốt được mắc nối tiếp, như mô tả trong hình (2.2b), tổn hao chèn lớn nhất khi điốt gần như một mạch hở Tổn hao chèn nhỏ nhất khi điốt gần như một ngắn mạch Với điốt được mô tả gần đúng bởi biểu thức (1.13) và (1.15), tổn hao chèn lớn nhất khi điốt ở chế độ thiên áp ngược và tổn hao chèn nhỏ nhất khi điốt

ở chế độ thiên áp thuận

Sử dụng kỹ thuật phân tích tương tự cho trường hợp điốt mắc shunt, có thể thấy chế độ làm việc của điốt mắc nối tiếp tương tự như ở trương hợp mắc shunt Nếu lại sử dụng số liệu điốt mẫu trong ví dụ, ta lại có tính năng làm việc tương

tự ở trạng thái tổn hao thấp (thiên áp thuận) Tuy nhiên, tính năng làm việc ở trạng thái tổn hao cao thậm chí kém hơn khi điốt mắc shunt, với giảm rất nhanh

độ cách ly theo tần số khi ra xa fo Lý do xảy ra hiện tượng này, là đối với điốt mẫu điện kháng thiên áp ngược biến đổi theo tần số nhanh hơn điện nạp khi thiên áp thuận Vì vậy, sự giảm nhanh điện kháng thiên áp ngược từ giá trị rất cao lúc gần cộng hưởng đến giá trị so sánh với Zo khi tần số thay đổi lệch khỏi

fo Điện nạp khi thiên áp thuận có giá trị lớn giảm chậm theo tần số Do đó, điốt mắc shunt cho hệ số phản xạ lớn (và do đó cách ly lớn hơn ngoài khoảng tần số tương tự)

Ví dụ này minh họa một điều đó là đặc trưng chuyển mạch phụ thuộc trước hết vào điện kháng điốt Trở kháng điốt ảnh hưởng đến chế độ làm việc chỉ

ở phạm vi gần cộng hưởng và chỉ đóng vai trò thứ yếu khi quyết định đặc trưng làm việc trên dải thông một vài phần trăm

2.2 Tổn hao ở công suất cao:

Trong điều kiện công suất cao dung kháng tiếp giáp điốt về bản chất bị

đoản mạch và mạch mô tả như điốt ở trạng thái phân cực thuận trong hình (2.4) Khi có dòng trực tiếp, điện trở dẫn Rf có thể thấp hơn nhiều trở kháng nối tiếp

điốt Rs do sự tăng mật độ do hạt mang điện trong chất bán dẫn dưới tác dụng của hiệu ứng điều chế độ dẫn Tính đến hiệu ứng điều chế độ dẫn, điện trở điốt thuận

được chỉ định Rf, và bé hơn Rs ở trạng thái này công suất tổn hao P Dsh là:

0

4

Z

R P

L

Trang 27

Thật thú vị khi so sánh kết quả của công suất tổn hao và tổn hao chèn khi

điốt mắc shunt và nối tiếp, tương ứng:

P

F L P L F SH

DSH

R

R P R

Z P Z

R

R P R

Z P Z

Z0

4

≈

α tổn hao chèn trong trường hợp điốt mắc nối

tiếp.Ta thấy tổn hao chèn trong trường hợp mắc nối tiếp tăng gấp 4 lần so với trường hợp mắc shunt, vì về bản chất điốt trong đường truyền hở mạch làm gấp

đôi điện áp đường dây ngang qua điốt và qua đó tăng tổn hao chèn lên gấp 4 lần

Từ (2.10) và (2.11) chúng ta thấy tích của công suất cao và tổn hao chèn khi điốt mắc shunt và nối tiếp là như nhau, đã được Muehe chỉ ra khi phân tích

đèn thu phát công suất cao Sự so sánh của ông cũng chỉ ra những mối quan hệ tương đương giữa bộ chuyển mạch thu phát nhánh và bộ chuyển mạch thu phát dịch pha và đúng ngay cả khi đèn cặp nhả điện (hoặc điốt) và được khử ghép bằng biến thế hoặc kỹ thuật hốc cộng hưởng

Cần phải kiểm tra tính chất băng thông của bộ hạn chế điốt mắc shunt và nối tiếp để so sánh khả năng của chúng Hai khoảng băng thông quan tâm đó là:

• Băng thông độ cách ly công suất cao

• Băng thông thu (tín hiệu nhỏ)

Độ cách ly công suất cao của bộ hạn chế kiểu mắc nối tiếp được quyết

định bởi công suất phản xạ trong quá trình hạn chế Nếu trở kháng điốt là:

Trang 28

0

2

0 2

0

2 log

10

Z

X Z

R

Z

X Z

R N

L F

0 2

0

2

0 2

1 log

10

Z

X Z

R

Z

X Z

R N

L F

0

4 log

10

Z

X Z

R

N

L F

0

4

1 log

10

Z

X Z

R

N

L F

Có thể thấy rằng, với trở kháng đường truyền tương đương, độ cách ly trong chế độ nối tiếp lớn hơn 12dB Khi độ cách ly giảm 6dB trên octave trong mỗi kiểu mắc, bộ hạn chế kiểu mắc nối tiếp cũng tăng gấp 4 lần ở băng thông độ cách ly so với bộ hạn chế kiểu mắc shunt Số liệu cho hai trường hợp được mô tả bởi Garver

Băng thông thu được điều khiển bởi hệ số phẩm chất QL khi có tải của mạch hạn chế mức thấp QL của bộ hạn chế điốt shunt là:

Ct Y

G

Z

Q LSH

0 0

0

1 2

(2.17)

Trang 29

2.3 Các giới hạn của điốt:

Khi sử dụng điốt PIN để thiết kế chuyển mạch ta cần lưu ý đến các vấn đề sau: Công suất, thời gian hay tốc độ chuyển mạch, độ méo tín hiệu và cuối cùng

là dải thông

2.3.1 Mức công suất và tốc độ chuyển mạch:

Trong hầu hết các trường hợp, đặc tính chủ yếu quyết định việc lựa chọn

điốt trong các áp dụng cụ thể là mức công suất cao tần điốt hoạt động ở mức công suất thấp (<0dBm) có thể tự do chọn lựa trong dải rộng một varactor mesa hoặc planar, điốt PIN, điốt rào chắn Schottky, những điốt tiếp điểm, và điốt có thể được lựa chọn theo đặc tuyến đặc biệt như tốc độ Tuy nhiên, ở mức công suất cao hơn, nhiều loại điốt này không phù hợp Chưa nói đến vấn đề chập cháy, một số điốt có đặc tuyến thay đổi đáng kể khi mức công suất tín hiệu cao tần tăng Lấy ví dụ, điện dung trung bình của varactor có thể thay đổi đáng kể khi mức công suất tăng, dẫn đến đặc tuyến C-V của nó thành phi tuyến , mặc dù dụng cụ hoạt động tốt trong dải giá trị công suất phù hợp Nói chung, ở mức lớn hơn khoảng 1W, chỉ có thể sử dụng loại điốt PIN Điốt PIN điển hình có điện áp

đánh thủng cao và do đó có thể chịu được điện áp cao tần cao hơn Ngoài ra, nó rộng hơn so với các loại điốt khác và do đó chịu được dòng lớn hơn

Công suất tiêu tán trên điốt trong chuyển mạch có thể dễ dàng xác định bằng cách sử dụng phương pháp phân tích như ở phần đầu Công suất tiêu tán ở trạng thái tổn hao thấp được tính từ những tổn hao do điện trở nối tiếp điốt Rs và công suất tổn hao phụ khác Công suất tiêu tán trên điốt ở trạng thái tổn hao cao

được tính từ điện áp hở mạch đối với điốt mắc nối tiếp, hoặc dòng ngắn mạch đối với điốt mắc shunt, và điện trở thuận của điốt Rf Tuy nhiên, những tính toán này dựa trên giả thuyết rằng mạch tương đương của điốt không thay đổi khi tăng công suất cao tần-một tiền đề không luôn luôn đúng Lấy ví dụ, nếu biên độ điện

Trang 30

Đối với tốc độ chuyển mạch, ở những mức công suất thấp lại gặp đối chút khó khăn trong việc chọn điốt có tốc độ phù hợp Tuy nhiên ở những mức cao, lớn hơn khoảng 1W, phải chấp nhận tốc độ tương đối chậm của điốt PIN Bảng (2.1) cho ta so sánh giữa vài loại điốt cơ bản về tốc độ chuyển mạch và mức công suất

Bảng (2.1): Tốc độ chuyển mạch và mức công suất hoạt động

của một số loại điốt

Loại điốt Tốc độ chuyển mạch

liệu trong bảng (2.1) ở trên Sau đây ta xem xét mối quan hệ này

Vận tốc bão hoà của hạt mang trong Silicon là 107 cm/s Điện áp phá huỷ của một điốt nhỏ bằng Silicon là 105 V/cm Chúng kết hợp để đưa ra thời gian tạm thời ngắn nhất của lớp Iτm là:

] [

500

GHz V

f B

Trang 31

30

Vì điốt IMPATT mất một nửa thời gian cho hồi phục và khoảng nửa thời gian cho dòng thác Do đó, τ bằng:

] [

1000 ns

V B

=

là thời gian yêu cầu để xoá lớp I của hạt mang

Điốt mắc nối tiếp trên đường truyền TEM có đặc tuyến trở kháng Zo có thể điều khiển công suất đỉnh P:

] [

32 0

2

W Z

40

ns P

P =

=

Ta nhận thấy thời gian chuyển mạch tỷ lệ thuận với công suất xử lý Nghĩa

là công suất xử lý càng lớn thì thời gian chuyển mạch càng lâu và ngược lại 2.3.3 Tốc độ chuyển mạch của điốt PIN:

Tốc độ chuyển mạch của điốt PIN có thể được định nghĩa và đo đạc theo nhiều cách Trong trường hợp lý tưởng chúng ta có thể xem nó như là thời gian thiết bị chuyển từ trạng thái tổn hao chèn nhỏ nhất sang trạng thái cách ly lớn nhất, hoặc ngược lại Vì có sự nạp điện không tuyến tính trong suốt quá trình chuyển mạch của thiết bị, do vậy cần có kỹ thuật đo hợp lý, chúng ta thường đưa

ra một vài định nghĩa gần lý tưởng

Tham số mô tả khả năng chuyển mạch thường được sử dụng trong công nghiệp là thời gian hồi phục ngược (trr) Hình (2.6a) mô tả điốt trong mạch kiểm tra cao tần Hình (2.6b) mô tả dòng điện sau tách sóng để xác định thời gian hồi phục ngược

Chú ý rằng ở điều kiện ban đầu, có một thiên áp thuận (If) đẩy mạnh cân bằng dòng nạp tồn tại ở lớp trong của điốt PIN Sự nạp cân bằng này có thể được mô tả bởi If τ với τ là thời gian sống hạt mang thiểu số Để gỡ bỏ hoàn toàn nạp

điện này, cần thiết đưa vào một dòng ngược thông qua thiết bị như là: =∫∞

0

t r

f i dt

I τ

Nói một cách khác, miền tổng nằm dưới đường cong dòng ngược thời gian bằng

Trang 32

31

điện nạp dưới tác dụng của thiên áp thuận Mối quan hệ này được giữ trong cả khoảng (t2 -t0) << τ, hay nói cách khác sự nạp điện sẽ chấm dứt thông qua sự tái kết hợp Điều đó có thể thấy rõ ràng trong hình (2.6b), tồn tại hai trạng thái trong suốt quá trình hồi phục ngược Miền đầu tiên từ t0 đến t1 là đường nằm ngang thể hiện trạng thái trở kháng và dòng ngược không đổi Nó được gọi là thời gian trễ

và nó có thể được biến đổi dễ dàng bằng cách thay đổi tỷ số của dòng thuận If và dòng ngược đỉnh Ir

r

f d I

I

Miền thứ hai là thời gian quá độ và biểu thị khoảng cách trong cả quá trình mà

điện trở của đíôt thay đổi rất nhanh Thời gian quá độ này phụ thuộc vào thiết kế ban đầu của điốt, độ pha tạp, dạng hình học, và chỉ chịu ảnh hưởng nhỏ của

dòng thiên áp thuận Có thể nhấn mạnh rằng: Khoảng thời gian quá độ của dạng sóng hồi phục ngược là thời gian thực tế nhỏ nhất để chuyển giữa hai trạng thái trở kháng

Hình (2.7) chỉ ra rằng những thiết bị được chế tạo bởi các quá trình khác nhau có thể có thời gian hồi phục ngược giống hệt nhau dưới điều kiện điều khiển tương đồng, nhưng khác nhau về thời gian quá độ Từ đó có thể thấy rằng,

D2 không thể chuyển mạch nhanh hơn trr Đối với chuyển mạch D1

để giảm thời gian trễ, đơn giản chỉ cần giảm dòng thiên áp thuận hoặc tăng dòng

điện áp ngược đỉnh Điốt PIN chuyển mạch nhanh Agilent được thiết kế có dòng quá độ ngắn đến mức có thể, trong khi vẫn giữ đặc tính của nó như của đíôt PIN Giữ lại đặc tính của điốt PIN là một lợi ích quan trọng đối với người sử dụng khi yêu cầu chuyển mạch hoặc chỉ tạo mạch điều chế với độ méo hài thấp Thời gian hồi phục ngược là tổng thời gian trễ và thời gian quá độ, và được đo từ giá trị dòng điện 0 giao với dòng ngược cho tới thời điểm tại đó dòng ngược đạt 90% giá trị đỉnh

Trong hình (2.6):

• IF: Forward Bias Current: Dòng thiên áp thuận

• IR: Peak Reverse Current: Dòng điện ngược đỉnh

• VIL: RF Voltage at Insertion Loss: Điện áp cao tần ở trạng thái tổn hao chèn

• VVISO: RF Voltage at Isolation: Điện áp cao tần ở trạng thái cách ly

Trang 34

33

tiên bởi dòng thiên áp thuận, If Nếu thiên áp thuận đặt vào thiết bị đang ở trạng thái bão hoà, như trạng thái trở kháng thấp nhất, sau đó thời gian trễ sẽ cho biết thời gian khoá bị giữ trong trạng thái cách ly lớn nhất Trong thời gian quá độ, trở kháng của điốt thay đổi từ nhỏ nhất đến giá trị tương đối cao Kết thúc thời gian tt, khoá sẽ ở trạng thái suy giảm tương đối thấp, cụ thể là điều kiện tổn hao chèn Hình (2.6c) mô tả chuyển mạch điện áp cao tần khi điốt được điều khiển bởi dòng ngược và thuận như đặc tuyến mô tả ở hình (2.6b) ở đây chúng ta sẽ

định nghĩa tốc độ chuyển mạch là thời gian từ xung bắt đầu (t0) đến 90% của

điện áp cao tần xuất hiện trên tải, khi chuyển mạch ở trạng thái tổn hao chèn Nếu chúng ta để ý đến tss nó xấp xỉ bằng trr, tuy nhiên như định nghĩa, thời gian

tss không nhất thiết bằng thời gian hồi phục ngược (trr) nhưng phụ thuộc nhiều vào trở kháng cao tần riêng của thiết bị Tổng tổn hao chèn của thiết bị ở thời

điểm tss sẽ là tổn hao chèn trạng thái ổn định ở tần số quan tâm cộng với 0,9dB

Rõ ràng là bản thân trr không mô tả thời gian nhỏ nhất một tín hiệu cao tần

có thể được chuyển mạch từ cách ly lớn nhất sang suy hao chèn hoặc ngược lại

2.4 Độ lớn công suất xung mà một điốt PIN có thể xử lý:

Phân tích nhiệt để xác định công suất đỉnh xung mà điốt PIN có thể chuyển mạch an toàn Vấn đề này dễ giải quyết, tuy nhiên, phải biết thông số vật

lý và thông số xung

Xác định công suất đỉnh mà điốt có thể xử lý an toàn và chuyển mạch không phải là một vấn đề đoán mò Mặc dù nhà sản xuất không chỉ rõ khả năng công suất đỉnh, nhưng tương đối dễ dàng xác định đặc tuyến nhiệt của dụng cụ

và khoảng cách xung và độ rộng xung của mỗi chuỗi xung đến

Một điốt PIN, mắc shunt với đường truyền, cho trở kháng thấp đối với công suất RF tới khi được cấp thiên áp thuận trực tiếp ở trạng thái trở kháng thấp này, thiết bị phản xạ một lượng lớn công suất tới, nhưng không phải là toàn

bộ Phần công suất không phản xạ được sẽ tiêu tán trên các thiết bị làm tăng nhiệt ở chỗ tiếp giáp Nhiệt độ tiếp giáp hoạt động an toàn, không bao giờ được vượt quá, là 175°C

Vì vậy, vấn đề xử lý công suất tối đa là nhiệt độ môi trường, đòi hỏi phải phân tích dòng nhiệt Hình (2.8) mô tả mô hình dòng nhiệt đơn giản cho một

điốt PIN, với θjc là trở kháng nhiệt giữa lớp tiếp giáp và cánh tản nhiệt và C th

Trang 36

35

th tp

A A j A

p r

tp t t

A = ư

Từ hình (2.9), nhiệt độ tăng (T2) do có xung RF tới được tính:

) 1

)(

1 2

th tp

A jc

d

T T

Tương tự, nhiệt độ lớp tiếp giáp (T1) giảm do làm mát trong cả quá trình ngắt xung được tính bởi:

) )(

2 1

th tp

A A

th p

t t jc d A

e

e P

A P T

Bây giờ xem xét đến công suất tiêu tán trên điốt ở trạng thái trở kháng thấp là hàm phối hợp với đường truyền

0 2

4

Z n

R P

Zo: trở kháng đặc tính của đường truyền

Pincident: công suất tới

Bằng cách thiết lập giá trị lớn nhất cho T2 (nghĩa là 175°C), công suất liên tục lớn nhất mà dụng cụ có thể tiêu tán an toàn, được tính bằng:

jc

A CW

d

T T P

θ

ư

= max )

hoặc, khi xem xét với công suất tới:

Trang 37

36

jc s cw

R

n Z

(

Hình 2.9: Hoạt động của cả quá trình xung Nhiệt độ lớp tiếp giáp tăng khi xung

đ−ợc đ−a vào và giảm ở giữa chu kì xung

Lấy ví dụ, điốt chuyển mạch điển hình có những thông số đặc tr−ng sau:

ms C

T

W C R

th

jc s

5 , 9

; 175

/ 57 9

; 5 , 2

= Ω

Để có đ−ợc một biểu thức mô tả công suất đỉnh xung lớn nhất mà dụng cụ

có thể chuyển mạch an toàn, ta gán Tmax vào T2 trong biểu thức (2.33) và trừ cho biểu thức (2.37) có kết quả:

th r th

p

th r

t t

jc

A t

t cw d xung d

e

e T

T e

e P

τ τ

τ

/ max

/ / )

( ) (

1

1 1

Công suất xung

Trang 38

th r

t t A

jc s xung

toi

e

e T

T R

n Z

τ

/ max

2 0 ) (

t P

50

3 4

1 1

10 5 , 9 / 10

10 5 , 9 / 10 )

A L

T K

Trang 39

38

trong biểu thức này:

Kth : độ điện dẫn [W/cm°C]

A: tiết diện vật thể đường dẫn [cm2]

L: chiều dài của đường dẫn [cm]

Do đó điện kháng nhiệt được mô tả bởi:

A K L th

jc =

Để tính toán θjc cho dụng cụ riêng biệt, phải tính toán riêng trở kháng nhiệt của mỗi lớp kích tạp và vật liệu của điốt, sau đó tính tổng Lấy ví dụ, xét một điốt PIN mắc thành nhánh cụt với kích thước hình học trong bảng (2.2) Trở kháng nhiệt của mỗi lớp kích tạp của chip silicon có thể tính bằng biểu thức (2.42) với hằng số vật liệu trong bảng (2.3):

] / [ 36 , 6 ] 27 2 44 2 38 , 0

1 ) ( ) ( ) ( )

(

W C

N A

L I A

L P A

L si K N I

P Si

th jc

jc jc

jc

ο

= +

+ +

θ

Sự đóng góp của lớp mạ kim loại vàng 1,27àm rất nhỏ, có thể tính:

] / [ 10 3 , 9 33

, 0 )

A

L Au

, 3

1

W C A

L jc

125 , 0 ) ( 2

1 )

Cu dK

nhiet

th jc

Trang 40

39

Tổng của tất cả ba thành phần này, trở kháng tổng của chip lắp trên đế

đồng là:

] / [ 57 , 9 ) (tan )

( ) (Si jc Au jc nhiet C W jc

jc

ο

= +

Sử dụng mô hình chip nh− mô tả trong bảng (2.2)

) ( ) ( ) (Si th Au th Cu th

Sự góp mặt của lớp vàng mỏng rõ ràng là không đáng kể, loại bỏ ta có:

) ( 5 , 9 ) 10 45 , 10 ( 88 , 0 ] 104 16 , 57 57 , 0 [ 10 28 , 2

) ( 88 , 0 )]

( ) ( ) ( [ 28 , 2 ) ( ) (

3 6

2 2

ms

Cu L N

L I L P L Cu

Si th th

th

=

ì +

+ +

ì

=

− + + +

+

= +

=

−

τ τ

τ

Bảng 2.2: Cấu trúc hình học của loại điốt

Vàng(Au)

Tiêu đề	Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực siêu cao tần sử dụng phần mềm thiết kế mạch siêu cao tần và công nghệ gia công mạch dải nghiên cứu thiết kế, chế tạo các bộ chuyển mạch điốt pin
Tác giả	Nguyễn Thị Ngọc Minh
Trường học	Viện Rađa - Trung tâm KhKt - CnQs - Bộ Quốc Phòng
Chuyên ngành	Điện tử vi sóng và công nghệ cao tần
Thể loại	Báo cáo khoa học
Năm xuất bản	2007
Thành phố	Hà Nội

Định dạng
Số trang	85
Dung lượng	1,5 MB