Báo cáo thực hành môn thực tập điện tử số elt3103 02 bài 2 cổng logic (2) định nghĩa đặc trưng

Với IC1, IC2, khoảng thế của mức chuyển trạng thái lần lượt là vào khoảng 0,1V.. Khả năng chống nhiễu của IC3 tốt hơn do mức chuyển trạng thái của IC3 cao hơn khoảng 6 lần so với IC1, IC

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

ĐẠI HỌC QUỐC GIA HÀ NỘI

BÁO CÁO THỰC HÀNH

MÔN THỰC TẬP ĐIỆN TỬ SỐ - ELT3103-02

Bài 2: CỔNG LOGIC (2)

ĐỊNH NGHĨA - ĐẶC TRƯNG

Sinh viên thực hiện: Nguyễn Duy Hùng

Mã số sinh viên: 21020436

Giáo viên phụ trách: TS Phạm Đình Tuân

CN Lưu Bách Hưng

BÁO CÁO THỰC NGHIỆM I.Các đặc trưng của cổng logic - TTL

1 Cấp nguồn+5V cho mảng sơ đồ D2-1

2 Đo mức thế ngưỡng hoạt động lối vào của cổng logic TTL

2.1

Bảng D2-1:

2.2 Chọn khoảng thế vào cho các mức logic:

+ Khoảng thế của mức logic thấp (0) : 0 – 0,6(V)

+ Khoảng thế của mức logic cao (1) : 1,2 – 5(V)

2.3.

Với IC3, khoảng thể của mức chuyển trạng thái là khoảng 0,6V

Với IC1, IC2, khoảng thế của mức chuyển trạng thái lần lượt là vào khoảng 0,1V Khả năng chống nhiễu của IC3 tốt hơn do mức chuyển trạng thái của IC3 cao hơn khoảng 6 lần so với IC1, IC2 Mức chuyển trạng thái cao này giúp IC3 phân định

rõ ràng điện áp của hai mức logic cao và thấp, tăng khả năng chống nhiễu

3 Đo dòng vào của cổng logic TTL

Bảng D.2-2:

4 Đo mức thế lối ra của cổng logic TTL

4.2

Bảng D2.3:

(IC1) VC(V) (IC2) LS7 A Vc(V) (IC3)

Bảng D.2-4:

Khi có trở tải R thì mức thế lối ra sẽ tăng lên, giới hạn dòng tải tăng lên

4.5 Ngắt J1, nối J2 để nối các trở R1-R4 xuống đất:

Trong trường hợp trở tải nối đất, khả năng tải của dòng lối ra phụ thuộc nhiều vào giá trị của trở tải Trở tải càng nhỏ, khả năng tải của dòng lối ra càng thấp và ngược lại

5 Khả năng tải điện dung của cổng logic TTL

5.4/ Dạng tín hiệu thu được tại lối ra IC4/b (Tín hiệu màu vàng):

5.5 Dạng tín hiệu thu được tại lối ra của IC4/b (Tín hiệu màu vàng), với điện dung

lớn nhất:

5.6 Tăng tần số máy phát của thiết bị chính cho đên khi lối ra IC4/b mất xung:

Giá trị tần số tới hạn là 20kHz

5.7 Lặp lại bước trên với trở tải khác và tụ có điện dung khác:

Giá trị tần số giới hạn là 93kHz

5.8 Nhận xét: Về khả năng tải điện dung của cổng logic: Khi giá trị tụ điện càng

lớn, thì khoảng chuyển tiếp (mức cao-thấp) của kênh B và C càng rộng, độ rộng xung cao ra kênh C càng lớn Khi đến một tần số nhất định, độ rộng xung cao ra

kênh C được tăng thêm vừa bằng độ rộng của xung thấp và làm mất dạng xung Điện dung càng lớn thì độ rộng xung cao tăng lên càng lớn, nhiễu lối ra càng lớn

6 Đặc trưng truyền của cổng logic TTL

VoD 3.4 2.5 0.181 0.184 0.182 0.181 0.181 0.097 0 0 0

0

0.5

1

1.5

2

2.5

3

3.5

4

Đặc trưng truyền của cổng logic TTL

2 Các đặc trưng của Cổng CMOS

2.1

Bảng D2-6

2.2

Khoảng thế vào cho các mức logic cao là ≥ 6V và khoảng thế vào cho các mức logic thấp là ≤ 2,3 V để cổng logic hai trạng thái làm việc ổn định

2.3 So sánh khoảng thế làm việc lối vào của cổng CMOS với TTL:

Khoảng thế làm việc lối vào của CMOS (0V – 12V) cao hơn so với TTL (0V – 5V)

Đo mức thế lối ra của cổng logic CMOS:

3.1

Bảng D2-7

3.2 So sánh khoảng thế làm việc lối ra của cổng CMOS với TTL:

Thế làm việc lối ra của CMOS lớn hơn thế làm việc lối ra TTL

Công suất tiêu tán của cổng logic CMOS

4.1

4.5 Dạng xung ở lối ra của IC1/a.

4.6 Dạng xung ở lối ra của IC1/a lối ra C của IC1/a với L (tụ C3 = 4.7nF).

4.6 + 4.7 + 4.8

Bảng D2-7:

5V C3 = 4.7nFkhông nối C-C3 = 0(không nối C-L) 0,99mA 0,99mA 1mA

12V C3 = 4.7nFkhông nối C-C3 = 0(không nối C-L) 4,55mA 4,5mA 4,45mA

Đặc trưng truyền của cổng

0 2 4 6 8 10 12 14 0

2

4

6

8

10

12

14

Đặc trưng truyền của vi mạch CMOS

Vdd = +5V Vdd = +12V

3 Đặc trưng trễ của cổng Logic

1 Đặc trưng trễ của cổng logic TTL

- Theo hình trên ta thấy sóng ra (sóng xanh) trễ hơn sóng vào (sóng vàng) rất

bé tính bằng ns của cổng TTL Độ trễ là:

tđ (6) = 150 (ns)

Thời gian trễ cho 1 cổng logic TTL tđ (6) / 6 = 25 (ns)

Nhận xét: Độ trễ của cổng TTL rất nhỏ, giá trị được tính bằng khoảng ns.

2, Đặc trưng trễ của cổng CMOS

tđ (6) 100ns 20ns

tđ (1) 16,67ns 3,33ns

Nhận xét: Độ trễ của cổng CMOS cũng rất nhỏ, nhỏ hơn độ trễ của cổng TTL, giá

trị được tính bằng khoảng ns Thế nuôi càng lớn độ trễ càng nhỏ

4 Vi mạch logic 3 trạng thái

Cấu trúc cổng 3 trạng thái

Bảng D2-10:

Giải thích nguyên tắc hoạt động:

- Khi chân Enable ở mức 1, T1 mở, tất cả dòng chuyển xuống đất, không có dòng ra lối ra C Lối ra C ở mức 0

- Khi chân Enable ở mức 0, T1 đóng:

Xét trường hợp A và B đều ở mức 1: D1, D2 cấm, T2 mở, T5 mở; C nối đất Lối ra C ở mức 0

Trường hợp A hoặc B ở mức 0 hoặc cả A và B ở mức 0: D1 hoặc D2 hoặc cả

D1 và D2 đẫn, dòng từ nguồn Vcc qua D1 và D2 xuống đất, T2, T5 đóng; T3, T4

mở, lối ra C nối với nguồn Vcc, ở mức 1

Vi mạch cổng 3 trạng thái

Bảng D2-11:

LS8

Bộ chuyển số liệu 2 chiều 3 trạng thái

4.1 Công tắc nối từ chân A1 đến A8

Bảng D2-12:

A1=1 A2=0 A3=1 A4=0 A5=1 A6=0 A7=1 A8=0

4.2 Bảng D2-13: