Nghiên cứu, xây dựng hệ thống thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật DSP qua ứng dụng FPGA phục vụ nghiên cứu vật lý hạt nhân thực nghiệm

Nghiên cứu, xây dựng hệ thống thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật DSP qua ứng dụng FPGA phục vụ nghiên cứu vật lý hạt nhân thực nghiệm

BỘ GIÁO DỤC VÀ ĐÀO TẠO BỘ KHOA HỌC VÀ CÔNG NGHỆ

VIỆN NĂNG LƯỢNG NGUYÊN TỬ VIỆT NAM

ĐẶNG LÀNH

NGHIÊN CỨU, XÂY DỰNG HỆ THIẾT BỊ THU NHẬN VÀ

XỬ LÝ SỐ LIỆU DỰA TRÊN KỸ THUẬT DSP QUA ỨNG DỤNG FPGA PHỤC VỤ NGHIÊN CỨU VẬT LÝ HẠT NHÂN

THỰC NGHIỆM

LUẬN ÁN TIẾN SĨ VẬT LÝ

ĐÀ LẠT, 2013

Đặng Lành

NGHIÊN CỨU, XÂY DỰNG HỆ THIẾT BỊ THU NHẬN VÀ

XỬ LÝ SỐ LIỆU DỰA TRÊN KỸ THUẬT DSP QUA ỨNG DỤNG FPGA PHỤC VỤ NGHIÊN CỨU VẬT LÝ HẠT NHÂN

LỜI CAM ĐOAN

Tôi xin cam ñoan ñây là công trình nghiên cứu chủ yếu do tôi thực hiện dưới

sự hướng dẫn khoa học của PGS TS Nguyễn Nhị Điền Bên cạnh ñó, tôi còn nhận ñược sự tham gia hỗ trợ ñắc lực của các ñồng nghiệp trong nhóm nghiên cứu Các

số liệu thực nghiệm và kết quả nghiên cứu nêu trong luận án chủ yếu tổng hợp từ các công trình nghiên cứu ñã ñăng tải trên các tạp chí, kỷ yếu hội nghị khoa học-công nghệ và không sao chép từ bất cứ công trình nào

LỜI CÁM ƠN

Để hoàn thành luận án này tôi ñã nhận ñược sự giúp ñỡ của nhiều người Trước hết, tôi xin ñược bày tỏ lòng biết ơn sâu sắc ñến PGS TS Nguyễn Nhị Điền, Phó Viện trưởng Viện Năng lượng nguyên tử Việt Nam về việc Thầy ñã ñịnh hướng ñề tài khoa học, bình duyệt kết quả nghiên cứu, tận tình hướng dẫn và hết lòng giúp ñỡ tôi suốt tiến trình thực hiện luận án

Xin chân thành cám ơn PGS TS Nguyễn Đức Hòa, Hiệu trưởng Trường Đại học Đà Lạt về việc Thầy ñã truyền ñạt cho tôi những kiến thức, kinh nghiệm quý báu và hỗ trợ tôi trong quá trình nghiên cứu

Xin chân thành cám ơn TS Phạm Đình Khang, Giám ñốc Trung tâm Đào tạo hạt nhân, Viện Năng lượng nguyên tử Việt Nam về việc gợi ý nghiên cứu liên quan ñến hướng phục vụ thực nghiệm vật lý hạt nhân, cũng như luôn tạo ñiều kiện thuận lợi cho tôi trong quá trình làm luận án

Xin chân thành cám ơn TS Nguyễn Xuân Hải, Giám ñốc Trung tâm Đào tạo, Viện Nghiên cứu hạt nhân về việc bố trí thí nghiệm trên kênh và thảo luận thú vị về các hệ phổ kế dùng trong ghi-ño bức xạ ion hóa Xin chân thành cám ơn: ThS-NCS Nguyễn An Sơn, Trường Đại học Đà Lạt về những nỗ lực ñáng kể trong phối hợp công việc, hợp tác nghiên cứu; ThS-NCS Phạm Ngọc Sơn, KSC-NCS Phạm Ngọc Tuấn, ThS-NCS Trần Tuấn Anh, CN Tưởng Thị Thu Hường, Phòng Vật lý và Điện

tử hạt nhân về sự hợp tác có hiệu quả trong công việc

Xin trân trọng cám ơn Ban Lãnh ñạo Viện Năng lượng nguyên tử Việt Nam, Ban Lãnh ñạo Viện Nghiên cứu hạt nhân luôn ủng hộ, ñộng viên, tạo mọi ñiều kiện

ñể nghiên cứu sinh hoàn thành nhiệm vụ Xin cám ơn các anh, chị Phòng Vật lý và Điện tử hạt nhân, những ñồng nghiệp ñã tham gia trực tiếp hoặc gián tiếp trong các

ñề tài nghiên cứu khoa học-công nghệ liên quan ñến luận án

Nhân dịp này, tôi xin ñược gửi lời cám ơn chân thành tới bạn hữu xa, gần về việc luôn chia sẻ tình cảm và giúp ñỡ tôi những lúc khó ngặt bằng khả năng cùng tâm tương ái

Đà Lạt, ngày 26 tháng 12 năm 2013

THE ABSTRACT OF DOCTORAL THESIS

Author: Dang Lanh

Supervisor: Assoc Prof Dr Nguyen Nhi Dien

Title of the thesis: Studying on and the construction of DSP-based instruments via application of FPGA for experimental nuclear physics research

Institution: Vietnam Atomic Energy Agency (VINATOM)

THE CONTENT OF THE ABSTRACT

1 The aim of the dissertation : The aim of the thesis is to study, design and

fabricate some functional electronics modulars for radiation measurements and detection at the horizontal channels in DaLat research reactor by Digital Signal Processing (DSP) techniques via applications of Field Programmable Gate Arrays (FPGA)

2 Objectives: The objectives of the thesis is to focus on exploitation of Very high speed integrated circuit Hardware Description Language (VHDL) with mathematical algorithms for creating an FPGA entity to an integrated product that has flexible processing capabilities and entirely controlled by software

3 Research methods as follows: Moving Window Deconvolution (MWD) method for re-constructing the charge of any radiation event interacted detector environment; Signal processing method before the conditioning stage (APP) for making an adaption bridge between time-variant analog domain with Infinite Impluse Response (IIR) and time-invariant digital domain with Finite Impulse Response (FIR); Digital Pulse Processing (DPP) method using Low Pass Filter (LPF), High Pass Filter (HPF) and High Pass Deconvolver (HPD) to convert energy information into trapezoidal signals, Digital Base Line Restorer (BLR) to stabilize spectra, Add-subtract units to detect peaks with pile-up rejection; Using Visual C++and LabView to develop application procedures obtaining and control of data

4 New contributions of the dissertation : 1) Research and application of Digital Pulse Processing (DPP) successfully, handling Analog Pulse Shape (ASP) from the radiation measurement detectors and quantizing signals through A/D conversion in development of digital instruments 2) Design, fabrication of functional electronics modulars based on DSP via FPGA for domestic demands 3) Development of the VHDL code to build MCAs in algorithms through ISE or Max+PlusII, and of the application programs under Windows in the object-oriented language VC++, LabView to acquire data

5 Results of the dissertation: As to hardware, the thesis designed, constructed and gave a usage of the following instruments: FPGA-MCA8K, DSP-MCA1K, DSP-MCA8K modulars All the instruments were capable of interfacing to PC via µC Related to self-executed software, the thesis developed digital procedures to digitize signals in FPGA entity via ISE-Xilinx, designed logic projects inside the FPGA with logic-logic linking method via Max+PlusII-Altera, created application programs named MCANRI and MCADSP for getting and processing data

6 Conclusions: In the past, most of popular functional electronics modulars were normally based on traditional analog techniques, complicated and not convenient for use This dissertation deals with a new design of contemporary techniques based

on FPGA devices via DSP with VHDL The outstanding advantage of DSP techniques and FPGA technology is capable of enhancement of the quality of the experimental measurements for nuclear radiation The digital instruments are established with FPGA devices One of the new development directions for building experimental systems of nuclear physics studies and applications of nuclear technology is utilization of FPGA and DSP techniques This direction meets effectively the more increasing requirements on the accuracy of ionizing radiation measurements Since that, a novel generation of spectrometry systems is compact

on size, convenient in terms of connectivity and use The outstanding advantage of DSP techniques and FPGA technology is capable of enhancement of the quality of the experimental measurements for nuclear radiation, minimization of functional electronics modules as well as the economic investment Besides, an important element of the system based on DSP and FPGA is low power consumption to save energy that has a special meaning in large equipments With these advantages, the applied research via FPGA, DSP in design and fabrication of radiation measurement instruments for fundamental research in nuclear physics, especially about the study

of nuclear structure and data on neutron beams at the Dalat reactor and on the charged particle beam accelerators for domestic needs is essential

MỤC LỤC

LỜI CAM ĐOAN I LỜI CÁM ƠN II THE ABSTRACT OF DOCTORAL THESIS……… III MỤC LỤC V BẢNG CHỮ VIẾT TẮT X DANH MỤC HÌNH XV DANH MỤC BẢNG XIX

MỞ ĐẦU 1

CHƯƠNG 1 VAI TRÒ CHỨC NĂNG CỦA DSP, FPGA VÀ THUẬT TOÁN ĐỂ PHÁT TRIỂN, ỨNG DỤNG THIẾT BỊ ĐIỆN TỬ HẠT NHÂN TRONG GHI-ĐO BỨC XẠ 4

1.1 Tình hình nghiên cứu, ứng dụng ở trong và ngoài nước 4

1.1.1 Tình hình nghiên cứu, ứng dụng ở ngoài nước 4

1.1.2 Tình hình nghiên cứu, ứng dụng ở trong nước 5

1.2 Vai trò chức năng của DSP và FPGA 6

1.2.1 Xử lý tín hiệu số (DSP) 6

1.2.2 Mảng các phần tử logic có khả năng lập trình (FPGA) 8

1.2.2.1 Giới thiệu 8

1.2.2.2 Tích hợp các chức năng của FPGA 9

1.3 Ứng dụng của DSP và FPGA trong thiết bị ñiện tử 10

1.4 Phương pháp ñiện tử kỹ thuật số 11

1.4.1 Phương pháp khử tích chập trong cửa sổ ñộng (MWD) thực hiện thuật toán DSP 11

1.4.1.1 Giới thiệu 11

1.4.1.2 Tái cấu trúc ñiện tích của sự kiện 12

1.4.2 Phương pháp thiết kế bộ ghi-ño và xử lý tín hiệu bằng kỹ thuật DSP 17

1.4.2.1 Giới thiệu hệ phổ kế trên cơ sở DSP 17

1.4.2.2 Các tầng ñiện tử chính 17

1.4.2.3 Cấu trúc bộ tiền xử lý tương tự (APP) và dạng tín hiệu 18

1.4.2.4 Hình thành xung 19

1.4.2.5 Mạch hồi phục ñường cơ bản (BLR) 21

1.4.2.6 Tác vụ chọn lựa xung 21

1.4.2.7 Khóa xóa và phân biệt thời gian tăng 23

1.4.3 Mô hình thuật toán DSP dùng trong thiết kế bộ ghi-ño bức xạ 24

1.4.3.1 Giới thiệu 24

1.4.3.2 Bộ tạo dạng xung số (DPS) hình thang 25

1.4.3.3 Nhận xét 27

1.4.4 Biến ñổi A/D dựa trên phép khử tích chập trong cửa sổ ñộng 27

1.4.4.1 Giới thiệu 27

1.4.4.2 Biến ñổi A/D-Biểu diễn tương ñương 27

1.4.5 Phương pháp liên kết cổng logic dùng FPGA trong Max+Plus II 29

1.5 Các bộ xử lý xung kiểu số (DPP) và bộ hình thành xung tương tự (APS) Ưu ñiểm của ñiện tử truyền thống và ñiện tử số 31

1.5.1 Sơ ñồ cấu trúc của bộ DPP và bộ APS 31

1.5.2 Ưu và nhược của kỹ thuật lọc số 33

1.5.2.1 Đáp ứng xung hữu hạn (FIR) 33

1.5.2.2 Hồi phục cạnh ñỉnh phẳng và khả năng nhập/xuất dữ liệu của MCA 33 1.6 Thuật toán xử lý số liệu thực nghiệm 35

1.6.1 Độ chuẩn xác của ñỉnh khi có nền phông 35

1.6.2 Độ phân giải năng lượng của ñỉnh hấp thụ toàn phần 37

1.6.3 Tính các ñường cong ñịnh chuẩn 37

1.6.4 Độ phi tuyến tích phân (INL) 37

1.6.5 Độ phi tuyến vi phân (DNL) 38

Tóm tắt chương 1 38

CHƯƠNG 2 THIẾT KẾ, CHẾ TẠO CÁC KHỐI ĐIỆN TỬ CHỨC NĂNG CHO HỆ GHI-ĐO BỨC XẠ GAMMA VÀ NƠTRON 41

2.1 Thiết kế, chế tạo các khối thiết bị dùng FPGA, DSP ghép PC 41

2.1.1 Thiết kế-chế tạo khối FPGA-MCA8K 41

2.1.1.1 Phương pháp ứng dụng và sơ ñồ tích hợp các bộ phận ñiện tử 41

2.1.1.2 Bộ xử lý trung tâm (CPU) và hoạt ñộng của khối FPGA-MCA8K 43

2.1.1.3 Đặc trưng kỹ thuật của khối FPGA-MCA 8K ñã chế tạo 44

2.1.2 Thiết kế-chế tạo khối DSP-MCA1K dùng FPGA nhờ VHDL 45

2.1.2.1 Sơ ñồ tổng thể của thiết kế 45

2.1.2.2 Các thành phần vi mạch trong thực thể 46

2.1.2.3 Hình thành bộ nhớ kép (DPRAM) và ROM nhờ ISE 47

2.1.2.4 Hình thành bộ xử lý trung tâm (CPU) 48

2.1.2.5 Xây dựng máy phát xung tam giác/hình thang bằng VHDL 49

2.1.2.6 Đặc trưng kỹ thuật của thiết bị DSP-MCA1K 49

2.1.3 Thiết kế, chế tạo khối DSP-MCA8K dùng FPGA 50

2.1.3.1 Sơ ñồ khối của thiết bị DSP-MCA8K 50

2.1.3.2 Cấu trúc hệ thống của khối thiết bị DSP-MCA8K 50

2.1.3.3 Tầng xử lý tương tự-số có sử dụng bộ tiền lọc tương tự (APP) 52

2.1.3.4 Bộ khử tích chập bằng mạch lọc cao qua (HPD) 53

2.1.3.5 Khối làm chậm và trộn tín hiệu 54

2.1.3.6 Bộ lọc thấp qua (LPF) 55

2.1.3.7 Tầng phát hiện ñỉnh, logic ñiều khiển và bộ nhớ phổ 56

2.1.3.8 Tầng giao diện giữa vi ñiều khiển EZ và thanh ghi/bộ nhớ 57

2.1.3.9 Các ñặc trưng và tham số kỹ thuật của khối DSP-MCA8K 57

2.2 Đánh giá khả năng áp dụng các khối ñiện tử ñã chế tạo trong cấu hình ño của hệ phổ kế trùng phùng 58

2.2.1 Một số cấu hình hệ ño trùng phùng γ-γ tại Viện NCHN 58

2.2.1.1 Cơ sở và phương pháp thiết kế 59

2.2.1.2 Thiết kế nguyên tắc cho hệ trùng phùng số ghi “sự kiện-sự kiện” 59

2.2.2 Khả năng áp dụng của một số khối ñiện tử ñã chế tạo trong cấu hình của hệ ño trùng phùng 60

2.3 Thiết kế, chế tạo hệ ghi-ño nơtron qua vi ñiều khiển dòng EZ-USB 60

2.3.1 Các thành phần thiết bị 61

2.3.2 Thiết kế, chế tạo khối MCA8K dùng vi ñiều khiển EZ-USB 61

2.3.3 Lưu ñồ thuật toán 62

2.3.4 Đặc trưng kỹ thuật của hệ phổ kế ghi nơtron 63

2.4 Phát triển chương trình ứng dụng thu nhận dữ liệu cho hệ ghi-ño gamma và nơtron 64

2.4.1 Phát triển chương trình ứng dụng thu nhận dữ liệu MCANRI bằng VC++ 64 2.4.1.1 Lưu ñồ thuật toán và giải thích lưu ñồ 64

2.4.1.3 Chương trình lưu phổ 65

2.4.2 Phát triển chương trình ứng dụng dữ liệu DSPMCA bằng LabView 67

2.4.2.1 Hàm kết nối thiết bị 68

2.4.2.2 Các hàm ñiều khiển luồng dữ liệu 69

2.4.2.3 Phần mềm ứng dụng ñiều khiển thiết bị 70

2.4.3 Phát triển chương trình vi ñiều khiển bằng C Keil51 74

2.4.3.1 Chức năng của chương trình vi ñiều khiển bằng C Keil51 74

2.4.3.2 Lưu ñồ thuật toán và giải thích lưu ñồ 75

Tóm tắt chương 2 75

CHƯƠNG 3 KẾT QUẢ THỰC NGHIỆM VÀ THẢO LUẬN 77

3.1 Mục tiêu, ñối tượng, vai trò của thủ tục kiểm tra thiết bị 77

3.2 Các thiết bị hỗ trợ kiểm tra và ñiều kiện tiến hành 78

3.3 Thí nghiệm kiểm tra các tham số ñặc trưng kỹ thuật của thiết bị chế tạo 79

3.3.1 Kiểm tra chỉ số kênh của khối thiết bị 79

3.3.2 Kiểm tra ñộ phi tuyến vi phân (DNL) 80

3.3.2.1 Độ phi tuyến vi phân của khối FPGA-MCA8K (DNLFPGA-MCA8K) 80

3.3.2.2 Độ phi tuyến vi phân của khối DSP-MCA8K (DNLDSP-MCA8K) 82

3.3.3 Kiểm tra ñộ phi tuyến tích phân (INL) 84

3.3.3.1 Độ phi tuyến tích phân của khối FPGA-MCA8K (INLFPGA-MCA8K) 84

3.3.3.2 Độ phi tuyến tích phân của khối DSP-MCA8K (INLDSP-MCA8K) 86

3.3.4 Kiểm tra ñộ chuẩn xác về số ñếm và tần suất dữ liệu vào-ra 87

3.3.4.1 Độ chuẩn xác về số ñếm và tần suất dữ liệu vào-ra của khối FPGA-MCA8K 87

3.3.4.2 Độ chuẩn xác về số ñếm và tần suất dữ liệu vào-ra của khối DSP-MCA8K 88

3.3.5 Kiểm tra Khi bình phương (χ2) 89

3.4 Thí nghiệm kiểm tra các ñặc trưng vật lý cơ bản của thiết bị ghi-ño bức xạ 90

3.4.1 Chuẩn năng lượng và tính diện tích ñỉnh quang 90

3.4.2 Xây dựng ñường cong hiệu suất 93

3.5 Đo phổ gamma với nguồn 60Co và 137Cs 94

3.5.1 Đo phổ thực nghiệm với khối DSP-MCA8K chế tạo lần 1 94

3.5.2 Đo phổ thực nghiệm với khối DSP-MCA8K chế tạo lần 2 95

3.6 Kiểm tra khối thiết bị DSP-MCA1K 97

3.7 Hệ ñếm nơtron dùng trên kênh ngang 99

3.8 Thảo luận kết quả thực nghiệm 100

3.8.1 Thảo luận kết quả 100

3.8.2 Một số vấn ñề cần ñề cập khi số hóa thiết bị bằng VHDL 102

KẾT LUẬN 105

1 Các công việc ñã làm ñược trong luận án 105

2 Điểm mới của luận án 106

3 Ý nghĩa khoa học và thực tiễn 106

4 Đề xuất hướng nghiên cứu cần tiếp tục 107

5 Một số kinh nghiệm rút ra từ luận án 108

DANH MỤC CÔNG TRÌNH CỦA TÁC GIẢ 109

TÀI LIỆU THAM KHẢO 111

PHỤ LỤC A: HAI PHƯƠNG PHÁP LẬP TRÌNH CHO FPGA DÒNG

EPM7160E CỦA HÃNG ALTERA DÙNG MÔI TRƯỜNG MAX+PLUS II 120

PHỤ LỤC B: THUẬT TOÁN GENIE-2000 ĐỂ ĐỊNH CHUẨN HIỆU SUẤT VÀ DIỆN TÍCH ĐỈNH HẤP THỤ TRONG PHỔ GAMMA ……… 122

PHỤ LỤC C: CHƯƠNG TRÌNH MÃ NGUỒN VHDL ĐỂ PHÁT TRIỂN HỆ PHỔ KẾ ĐA KÊNH DSP-BASED MCA 8K 131

PHỤ LỤC D: MÃ NGUỒN CHƯƠNG TRÌNH MCA 140

PHÁT TRIỂN BẰNG VC++ 140

PHỤ LỤC E: HÌNH ẢNH THIẾT BỊ ĐÃ CHẾ TẠO ……… 145

BẢNG CHỮ VIẾT TẮT

ACQT Acquisition Time Thời gian thu nhận

ADC Analog to Digital Converter Bộ biến ñổi tương tự sang số

ADCL ADC side Latching Chốt ñịa chỉ cho phía ADC

ADC* ADC signal with low validity Tín hiệu ADC hiệu lực thấp

A/D Analog to Digital Conversion Biến ñổi tương tự sang số

APP Analog conditioning Pre-Processor Bộ tiền xử lý tương tự

APS Analog Pulse Shaper Bộ hình thành xung (kiểu) tương tự

ARC Amplitude and Risetime

Compensation

Bù biên ñộ và thời gian tăng

BLR Baseline Restorer Mạch hồi phục ñường cơ bản

CD Continuous Discharge Xả (ñiện) liên tục

CFD Constant Fraction Discriminator Bộ phân biệt phân ñoạn không ñổi

CLB Configurable Logic Block Khối logic có thể ñịnh cấu hình

CMOS Complementary metal-oxide

semiconductor

Chất bán dẫn kim loại ôxit bù

COINC U Coincidence Unit Khối trùng phùng

CDP Continuous Discharge preamplifier Tiền khuếch ñại xả liên tục

CONVT Conversion Time Thời gian biến ñổi

CSP Charge Sensitive Preamplifier Tiền khuếch ñại nhạy ñiện tích

DAC Digital to Analog Converter Bộ biến ñổi số sang tương tự

D/A Digital to Analog Conversion Biến ñổi số sang tương tự

DCM Digital Clock Manager Bộ quản lý xung nhịp (dạng) số

DGF Digital Gamma Finder Hệ phát hiện bức xạ gamma (kiểu) số

DIFT Differentiating Time Thời gian lấy vi phân

DNL Differential Non-Linearity Độ phi tuyến vi phân

DP-5 The fifth Data Processor Bộ xử lý dữ liệu (mô hình) thứ 5

DPP Digital Pulse Processing Xử lý xung (kỹ thuật) số

DPRAM Dual Port Random Access

Memory

Bộ nhớ thâm nhập ngẫu nhiên hai cổng

DPS Digital Pulse Shaper Bộ hình thành xung (dạng) số

DS Delay-Subtract Unit Đơn vị trừ-làm chậm

DSPs Digital Signal Processor Bộ xử lý tín hiệu số

DSP Digital Signal Processing Xử lý tín hiệu số

EA Exponential Averaging Lấy trung bình hàm mũ

ECON Enable Conversion Cho phép biến ñổi

EZ_IOD EZ In-Out Data Dữ liệu vào-ra bộ vi ñiều khiển EZ-USB

FET Field Effect Transistor Tranzistor hiệu ứng trường

FIFO First In First Out Vào trước ra trước

FIR Finite Impulse Response Đáp ứng xung hữu hạn

FPGA Field Programmable Gate Arrays Mảng các phần tử logic khả lập trình

FSM Finite State Machine Cơ chế trạng thái hữu hạn

FWHM Full Width at Half Maximum Độ rộng nửa chiều cao

HDL Hardware Description Language Ngôn ngữ mô tả phần cứng

HPD High Pass Deconvolution Khử tích chập nhờ mạch lọc cao qua

HPF High Pass Filter Bộ lọc (tần số) cao qua

HPGe High Purity Germanium Vật liệu germanium siêu tinh khiết

HVPS High Voltage Power Supply Nguồn Cao thế

ICR Incoming Count-Rate Tốc ñộ ñếm xung vào

IEEE Institute of Electrical and

Electronics Engineers, Inc triple-E)

(Eye-Viện Kỹ thuật ñiện và ñiện tử

IIR Infinite Impulse Response Đáp ứng xung vô hạn

INL Integral Non-Linearity Độ phi tuyến tích phân

INTT Intergrating Time Thời gian lấy tích phân

ISA Integrated System Architecture Kiến trúc hệ thống tích hợp

ISE Intergrated Software Environment Môi trường phần mềm tích hợp

IODIR In-Out Direction (of data) Hướng vào-ra (của dữ liệu)

I/V Current to Voltage (conversion) (ñổi) Dòng sang thế

LPF Low Pass Filter Bộ lọc (tần số) thấp qua

LSB Least Significant Bit Bit trọng số thấp nhất

LTI Linear Time-Invariant system Hệ thống bất biến thời gian tuyến tính

MA Moving Average Trung bình trượt

MAC Multiply and Accumulate Nhân và tích lũy

MCA Multi-Channel Analyzer Hệ phân tích ña kênh

MCD Multi-channel Data Processing Xử lý dữ liệu ña kênh

MEOE Memory output enabling Cho phép xuất dữ liệu từ bộ nhớ

MIOD Memory Input-Output Data Dữ liệu nhập-xuất bộ nhớ

MSB Most Significant Bit Bit trọng số cao nhất

MWD Moving Window Deconvolution Khử tích chập trong cửa sổ ñộng

M[A0-A15]

Memory Address [0 – 15] Địa chỉ bộ nhớ từ 0 tới 15

NIM Nuclear Instrumentation Modulars Các khối thiết bị ñiện tử hạt nhân

NSR Normalized Step Response Đáp ứng bậc chuẩn hóa

NEI Nuclear Electronics Instruments Thiết bị ñiện tử hạt nhân

PCF Physical Constraints File Tập tin ràng buộc thực thể

PIC Programmable Interrupt Controller Bộ vi ñiều khiển ngắt lập trình ñược

PLL Port Link side Latching Chốt dữ liệu vào phía cổng truyền

PL* Port Link side with low validity Phía cổng truyền hiệu lực thấp

PROM Programmable Read Only

PSA Pulse Shape Analysis Phân tích dạng xung

P-Z Pole-Zero cancellation Bù trừ cực-không

RAM Random Access Memory Bộ nhớ thâm nhập ngẫu nhiên

RSS Reference Set-up System Hệ thống xác lập tham chiếu

RTD Risetime Discrimination Phân biệt thời gian tăng

RFP Resistor Feedback Preamplifier Tiền khuếch ñại phản hồi bằng trở

RPG Random Pulse Generator Máy phát xung ngẫu nhiên

RTPU Real Time Processing Unit Đơn vị xử lý thời gian thực

SACP Summation of Amplitude

Coincidence Pulse (method)

(Phương pháp) Cộng biên ñộ các xung trùng phùng

SCA Single Channel Analyzer Hệ phân tích ñơn kênh

SUT System Under Test Hệ thống cần kiểm tra

S/N Signal to Noise ratio Tỷ số tín hiệu/tạp âm

SRAM Static Random Access Memory Bộ nhớ thâm nhập ngẫu nhiên tĩnh

TAC Time to Analog Conversion Biến ñổi thời gian sang biên ñộ

TDI Transferring Data Input Truyền dữ liệu vào thiết bị FPGA

TDO Transferring Data Output Xuất dữ liệu ra khỏi thiết bị FPGA

TFA Timing Filter Amplifier Bộ khuếch ñại lọc thời gian

TRP Transistor Reset Preamplifier Tiền khuếch ñại xóa bằng tranzistor

TSC Two-Step γ Cascades method Phương pháp nối tầng chuyển dời tia γ

hai bậc

T/H Track and Hold (pulse-peaks) Tìm và giữ ñỉnh xung

UCF User Constraints File Tập tin ràng buộc của người dùng

USB Universal Serial Bus Đường truyền nối tiếp ña năng

VHDL Very high speed integrated circuit

Hardware Description Language

Ngôn ngữ mô tả phần cứng mạch tích hợp tốc ñộ rất cao

XIA X-ray Instrumentation Agency Hiệp hội (xây dựng) trang thiết bị tia X

XST Xilinx Synthesis Technology Công nghệ tổng hợp của hãng Xilinx

DANH MỤC HÌNH

Hình 1.1: Cơ cấu FPGA ñơn giản ……… 8

Hình 1.2: Cấu hình bảng tra cứu với dữ liệu nhập/xuất ……… 9

Hình 1.3: Khối logic lập trình cơ bản trong FPGA ……… 9

Hình 1.4: FPGA với các cột khối RAM ñược tích hợp ……… 10

Hình 1.5: Kết hợp các bộ nhân, cộng, tích lũy tạo tổ hợp MAC ……… 10

Hình 1.6: Sơ ñồ khối hệ xử lý xung số (DPP) ……… 17

Hình 1.7: Các tín hiệu minh họa tác vụ xử lý xung ……… 19

Hình 1.8: Sơ ñồ khối APP trong hệ phổ kế ……… 19

Hình 1.9: Đáp ứng xung ñược tạo ra bởi hệ thiết bị số ……… 20

Hình 1.10: Các tín hiệu chỉ ra hoạt ñộng của kênh nhanh ……… 20

Hình 1.11: Các tín hiệu biểu thị tác vụ thực hiện chống chồng chập ………… 22

Hình 1.12: Đơn vị kết hợp tác vụ làm chậm-thuật toán trừ ……… 24

Hình 1.13: Bộ khử tích chập mạch cao qua kiểu số ……… 24

Hình 1.14: Cấu hình HPD như bộ bù trừ P-Z số ……… 26

Hình 1.15: Sơ ñồ bộ DPS hình thang/tam giác ……… 26

Hình 1.16: Mô hình thuật toán tạo tam giác/hình thang khi tín hiệu PA là hàm mũ 27 Hình 1.17: (a) Phương pháp thang trượt chuẩn, (b) Biểu diễn tương ñương của phương pháp thang trượt chuẩn ……… 28

Hình 1.18: (a) Phép biến ñổi trước lọc, (b) Khiểu biến ñổi phi tuyến, (c) Kiểu biến ñổi thống kê, (d) Biểu diễn thống kê tương ñương của biến ñổi A/D ……… 29

Hình 1.19: Sơ ñồ bộ tạo dạng xung tương tự APS ……… 31

Hình 1.20: Sơ ñồ ñơn giản hóa của bộ DPP lý tưởng ……… 31

Hình 1.21: Trái-các dạng xung trong APS Phải-các dạng xung trong DPP …… 32

Hình 1.22: Ngõ ra bộ vi phân ñối với hình thành xung tương tự (trái) và số (phải) 34 Hình 1.23: Tín hiệu từ 3 bộ tạo dạng khác nhau ……… 34

Hình 1.24: Tính diện tích ñỉnh ……… 35

Hình 1.25: Tính INL của MCA ……… 38

Hình 2.1: Sơ ñồ cấu trúc khối FPGA-MCA8K ghép máy tính ……… 42

Hình 2.2: Bản mạch DSP-Spartan-3E, Xilinx ……… 45

Hình 2.3: Cấu trúc tổng thể khối DSP-MCA1K dùng FPGA ……… 45

Hình 2.4: Bộ nhớ phổ trong FPGA ……… 47

Hình 2.5: Hình thành DPRAM trong FPGA bằng ngôn ngữ VHDL nhờ ISE …… 47

Hình 2.6: Quy trình thực hiện CPU và thành phần vi mạch thực hiện tác vụ 48

Hình 2.7: Kết quả sau khi nạp trình tạo CPU thành công ……… 49

Hình 2.8: Sơ ñồ khối xử lý xung số (DPP) ……… 50

Hình 2.9: Sơ ñồ cấu trúc tổng thể của khối DSP-MCA8K ……… 51

Hình 2.10: Sơ ñồ nguyên lý bộ APP ……… 52

Hình 2.11: Sơ ñồ nguyên lý tầng biến ñổi A/D nhanh ……… 53

Hình 2.12: Bộ khử tích chập (HPD) ……… 54

Hình 2.13: Tầng làm chậm và trộn tín hiệu ……… 54

Hình 2.14: Bộ lọc thấp qua (LPF) ……… 55

Hình 2.15: Tầng phát hiện ñỉnh và lưu phổ ……… 56

Hình 2.16: Tầng giao diện của µC ……… 57

Hình 2.17: Sơ ñồ hệ phổ kế trùng phùng sử dụng TAC tại Viện NCHN ………… 59

Hình 2.18: Sơ ñồ nguyên tắc của hệ trùng phùng “sự kiện-sự kiện” kiểu số …… 60

Hình 2.19:Sơ ñồ khối hệ ghi-ño nơtron ……… 60

Hình 2.20:Sơ ñồ tổng thể khối MCA8K dùng EZ-USB trong hệ ñếm nơtron …… 62

Hình 2.21: Lưu ñồ thuật toán của chu trình ñọc/viết thời gian ……… 63

Hình 2.22: Lưu ñồ thuật toán cho chương trình giao tiếp máy tính ……… 64

Hình 2.23: Lưu ñồ thuật toán xử lý phổ của chương trình ứng dụng MCANRI … 66

Hình 2.24: Phổ Co-60 và Cs-137 ño ñược khi dùng chương trình MCANRI …… 67

Hình 2.25: Hàm kết nối thiết bị với máy tính ……… 68

Hình 2.26: Biểu diễn hàm cho phép tải vi chương trình vào EZ ……… 68

Hình 2.27: Hàm cho phép viết/ñọc một byte dữ liệu ……… 69

Hình 2.28: Hàm cho phép ñọc/viết nhiều byte dữ liệu cùng lúc ……… 69

Hình 2.29: Trang giao diện của chương trình DSPMCA ……… 70

Hình 2.30: Trình ñơn mở tập tin ……… 71

Hình 2.31: Trình ñơn xác lập các tham số thời gian ……… 71

Hình 2.33: Trình ñơn ñặt ngưỡng ……… 71

Hình 2.34: Trình ñơn chuẩn năng lượng ……… 72

Hình 2.35: Trình ñơn xử lý vùng quan tâm ……… 72

Hình 2.36: Hiển thị các tham số liên quan phổ ……… 72

Hình 2.37: Phím khởi phát/dừng chương trình ……… 73

Hình 2.38: Hình biểu diễn con trỏ và các biểu tượng co-giãn phổ ……… 73

Hình 2.39: Lưu ñồ thuật toán trình vi ñiều khiển ……… 75

Hình 3.1: Cấu hình kiểm tra hoạt ñộng logic của 2i số kênh ño theo chỉ số i …… 79

Hình 3.2: Kết quả kiểm tra chỉ số kênh tương ứng dùng chương trình MCANRI.exe ……… 80

Hình3.3: Cấu hình thí nghiệm ño ñộ phi tuyến vi phân DNLFPGA-MCA8K ………… 81

Hình 3.4: Phổ tuyến tính vi phân của hệ SUT dùng khối FPGA-MCA8K ……… 81

Hình 3.5: Độ phi tuyến vi phân của khối FPGA-MCA8K ……… 82

Hình 3.6: Cấu hình thí nghiệm ño DNLDSP-MCA8K ……… 83

Hình 3.7: Phổ tuyến tính vi phân của hệ SUT dùng khối DSP-MCA8K ………… 83

Hình 3.8: Độ phi tuyến vi phân của khối DSP-MCA8K ……… 83

Hình 3.9: Cấu hình kiểm tra INL% của khối FPGA-MCA8K ……… 84

Hình 3.10: Đường cong biểu diễn INL của hệ hợp bộ dùng FPGA-MCA8K …… 85

Hình 3.11:Thí nghiệm kiểm tra INLDSP-MCA8K ……… 86

Hình 3.12: Đường cong biểu diễn INL của DSP-MCA8K (INLDSP-MCA8K) ……… 87

Hình 3.13: Cấu hình kiểm tra giá trị χ2 của hệ hợp bộ dùng FPGA-MCA8K …… 90

Hình 3.14: Hệ phổ kế ño phổ gamma từ nguồn 152Eu ……… 90

Hình 3.15:Phổ 152Eu và ñường chuẩn năng lượng qua phép khớp 10 ñỉnh có các giá trị năng lượng-kênh ghi trong bảng 3.11a ……… 91

Hình 3.16: Đường chuẩn hiệu suất ghi ñầu dò theo năng lượng ……… 93

Hình 3.17: Đo phổ gamma của nguồn 60Co, 137Cs dùng khối DSP-MCA8K với ñầu dò HPGe lần 1 94

Hình 3.18: Phổ thực nghiệm 60Co, 137Cs dùng DSP-MCA8K 94

Hình 3.19: Đo phổ gamma của nguồn 60Co, 137Cs dùng khối DSP-MCA8K với ñầu dò HPGe lần 2 95

Hình 3.20: Phổ 60Co và 137Cs ño bằng DSP-MCA8K chế tạo lần 2 96 Hình 3.21: Đỉnh 661.7 keV của 137Cs trong hai hệ ño DSPEC và DSP-MCA8K 96 Hình 3.22: Đỉnh 1332.5 keV của 60Co trong hai hệ ño DSPEC và DSP-MCA8K 96 Hình 3.23: Phổ thu ñược từ máy phát xung tam giác của khối DSP-MCA1K 98 Hình 3.24: Phổ nơtron ño trên kênh ngang số 4 Lò Đà Lạt 99

DANH MỤC BẢNG

Bảng 3.1: Kết quả kiểm tra ñộ phi tuyến vi phân của SUTFPGA-8K và RSSAccuspec … 82 Bảng 3.2: Kết quả kiểm tra ñộ phi tuyến vi phân của SUTDSP-8K và RSSDSPEC …… 84 Bảng 3.3: Giá trị các cặp thế-kênh thu ñược khi kiểm tra INLFPGA-MCA8K ……… 85 Bảng 3.4: Độ phi tuyến tích phân của hai hệ hợp bộ khi kiểm tra ……… 85 Bảng 3.5: Giá trị các cặp thế-kênh thu ñược khi kiểm tra INLDSP-MCA8K ………… 86 Bảng 3.6: Độ phi tuyến tích phân INLDSPEC và INLDSP-MCA8K ……… 87 Bảng 3.7:Số ñếm tích lũy theo thời gian thực và ñộ lệch số ñếm giữa hai hệ ño 88 Bảng 3.8: Số ñếm tích lũy theo thời gian thực và ñộ lệch số ñếm của hai khối

Bảng 3.9a: Phân tích số liệu thống kê ñếm ñể tính giá trị Khi bình phương …… 89 Bảng 3.9b: Bảng so sánh kết quả χ2 của hai hệ SUT và RSS ……… 90 Bảng 3.10: Thông tin thời gian, ñịa ñiểm, nguồn, ñầu dò dùng trong hệ ño …… 91 Bảng 3.11a: Các giá trị ñịnh lượng thực nghiệm của 10 ñỉnh năng lượng gamma

Bảng 3.11b: Các giá trị hoạt ñộ nguồn, thời gian ño, hiệu suất phát hiện ñỉnh

năng lượng gamma từ ñồng vị 152Eu ……… 93 Bảng 3.12: Giá trị thực nghiệm của các ñỉnh gamma trong hai hệ RSS và SUT 95 Bảng 3.13: So sánh các tỷ số diện tích ñỉnh với phông trong hai khối thiết bị lần 1 95 Bảng 3.14: Số liệu thực nghiệm của phổ thu trong hai hệ ño chế tạo lần 2 97

MỞ ĐẦU

Thiết bị ñiện tử hạt nhân trên cơ sở áp dụng các linh kiện ñiện tử mạch tích hợp mảng các phần tử logic lập trình ñược (FPGA) và kỹ thuật xử lý tín hiệu số (DSP) là một trong những hướng phát triển mới ñể xây dựng các hệ thực nghiệm nghiên cứu vật lý hạt nhân và ứng dụng của kỹ thuật hạt nhân ñáp ứng những yêu cầu ngày càng cao về ñộ chính xác của các phép ghi-ño bức xạ ion hóa Ưu ñiểm nổi bật của kỹ thuật DSP và công nghệ FPGA là khả năng nâng cao chất lượng trong các thực nghiệm ghi-ño bức xạ hạt nhân, giảm thiểu số lượng các khối ñiện tử

và giảm kinh phí ñầu tư Bên cạnh ñó, các hệ thống thiết bị trên cơ sở DSP và FPGA có công suất tiêu thụ thấp nên tiết kiệm năng lượng, ñiều này ñặc biệt quan trọng khi xây dựng hệ thống thiết bị lớn Với những ưu ñiểm vừa ñề cập ở trên, các nghiên cứu áp dụng công nghệ FPGA và kỹ thuật DSP trong các nghiên cứu chế tạo thiết bị ghi-ño bức xạ là rất cần thiết Tuy nhiên, cho ñến những năm gần ñây các nghiên cứu áp dụng kỹ thuật DSP và công nghệ FPGA ở trong nước nói chung và tại Viện Nghiên cứu hạt nhân (NCHN) nói riêng còn rất khiêm tốn Mặc dù có thể trang bị các thiết bị theo công nghệ tích hợp tiên tiến nêu trên bằng cách nhập khẩu sản phẩm từ nước ngoài, song việc tự nghiên cứu phát triển nhằm từng bước nội ñịa hóa các hệ ñiện tử chuyên dụng ñã hoặc chưa có thương mại hóa là nhu cầu thực tế

Vì những lý do ñã trình bày ở trên, vấn ñề “Nghiên cứu, xây dựng hệ thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật DSP qua ứng dụng FPGA phục vụ nghiên cứu vật lý hạt nhân thực nghiệm” ñã ñược chọn làm ñề tài luận án của nghiên cứu sinh Các mục tiêu cụ thể ñã ñược xác ñịnh trong luận án là nghiên cứu, thiết kế-chế tạo một số khối ñiện tử phục vụ thí nghiệm ño ñếm bức xạ hạt nhân trên các kênh ngang của Lò phản ứng hạt nhân Đà Lạt, bao gồm: 1) Nghiên cứu ứng dụng dòng FPGA ñặc thù EPM7160E ñể thiết kế, chế tạo khối FPGA-MCA8K dùng phương pháp liên kết cổng logic trong môi trường Max+PlusII; 2) Thiết kế, chế tạo khối DSP-MCA1K và khối DSP-MCA8K dựa trên DSP qua ứng dụng dòng FPGA XC3S400 và XC3S500 trong môi trường ISE; 3) Phát triển phần mềm logic hóa các thuật toán xử lý tín hiệu số bằng VHDL dùng cho các khối thiết bị ñược thiết kế-chế

tạo; 4) Phát triển phần mềm ghi-ño và xử lý phổ trên nền Windows XP bằng ngôn ngữ VC++ và LabView, kể cả trình vi ñiều khiển cho µC

Các nội dung nghiên cứu chính ñã ñược thực hiện trong luận án bao gồm:

• Phân tích tổng quan về quá trình phát triển hệ phổ kế ña kênh và hệ phổ kế trùng phùng ở trong và ngoài nước

• Nghiên cứu phương pháp khử tích chập trong cửa sổ ñộng (MWD) ñể thiết kế, chế tạo hệ phổ kế ña kênh kỹ thuật số

• Tiến hành thực nghiệm thiết kế, chế tạo các khối ñiện tử và thử nghiệm thực tế các khối ñiện tử ñã chế tạo trên dòng nơtron tại kênh ngang Lò phản ứng hạt nhân cũng như với một số nguồn ñồng vị chuẩn

Nhằm thực hiện các nội dung chính vừa nêu, các phương pháp và kỹ thuật ñược ứng dụng ñể có ñược các mục tiêu cụ thể là:

• Phương pháp thang trượt chuẩn và kỹ thuật thang bổ chính ñộ rộng kênh ñể phát triển thành phần biến ñổi tương tự-số trong các khối ADC và MCA

• Phương pháp thiết kế mạch ñiện tử bằng kiểu lập trình kết nối mạch tích hợp FPGA và kiểu lập trình ñiều khiển phần cứng bằng ngôn ngữ VHDL

• Kỹ thuật lập trình Windows bằng ngôn ngữ hướng ñối tượng C++ và LabView ñể phát triển chương trình ñiều khiển thu nhận dữ liệu và xử lý phổ

• Phương pháp xử lý số liệu thực nghiệm nhằm xác ñịnh các ñại lượng vật lý trong phổ và ñặc trưng kỹ thuật của hệ thiết bị dùng trong ghi-ño bức xạ ion hóa gồm: thuật toán khớp ñỉnh ñơn với phân bố Gauss bằng phương pháp bình phương tối thiểu, tính diện tích và phương sai của ñỉnh hấp thụ toàn phần bằng phương pháp thực nghiệm của ORTEC hoặc Genie-2000, ñịnh chuẩn năng lượng bằng phép hồi quy bậc hai, tính ñộ phân giải ñỉnh quang qua ñộ lệch chuẩn của ñỉnh, tính các ñộ phi tuyến vi-tích phân (DNL-INL) của hệ thống dùng thuật toán hồi quy tuyến tính cùng các tham số ñặc trưng kỹ thuật khác của hệ thiết bị ñược chế tạo

Luận án gồm hai phần chính: phần tổng quan và phần nghiên cứu Phần tổng quan trình bày và phân tích tình hình nghiên cứu phát triển thiết bị ñiện tử hạt nhân

ở trong và ngoài nước, liên quan ñến mục tiêu và nội dung của luận án Phần nghiên cứu trình bày các nội dung nghiên cứu về phương pháp, thực nghiệm và kết quả của

luận án Nội dung của luận án ñược trình bày trong ba chương Chương 1 trình bày

tổng quan về quá trình phát triển hệ phổ kế ña kênh và hệ phổ kế trùng phùng ở trong nước và trên thế giới, trong ñó tập trung phân tích các hướng nghiên cứu liên quan ñến mục tiêu và nội dung của luận án; trình bày các phương pháp, kỹ thuật ñược sử dụng trong luận án, ñặc biệt là phương pháp khử tích chập trong cửa sổ ñộng ñể thiết kế, chế tạo hệ phổ kế ña kênh kỹ thuật số và thuật toán xử lý số liệu

thực nghiệm Chương 2 trình bày các thực nghiệm thiết kế, chế tạo và thử nghiệm

các khối ñiện tử; phát triển phần mềm ứng dụng thu nhận dữ liệu và ñiều khiển thiết

bị Chương 3 trình bày các kết quả kiểm tra và áp dụng thử nghiệm thực tế các khối

ñiện tử ñã chế tạo; tiến hành ghép nối, thử nghiệm các khối ñiện tử ñã chế tạo thành

hệ phổ kế ñộc lập; các kết quả thực nghiệm khảo sát các ñặc trưng của hệ phổ kế ñã thiết lập của luận án; tiến hành ghép nối kiểm tra và áp dụng thử nghiệm hệ ño nơtron trên kênh thực nghiệm nằm ngang của Lò phản ứng; kết quả kiểm tra và áp dụng chương trình ñã phát triển với các nguồn ñồng vị 60Co, 137Cs, 152Eu và thảo luận về các kết quả thực nghiệm thu ñược Phần kết luận của luận án nêu lên các kết quả chính, các ñóng góp mới của luận án, ý nghĩa khoa học và thực tiễn của luận án, ñồng thời ñề xuất hướng nghiên cứu cần tiếp tục

Chương 1 VAI TRÒ CHỨC NĂNG CỦA DSP, FPGA VÀ THUẬT TOÁN ĐỂ PHÁT TRIỂN, ỨNG DỤNG THIẾT BỊ ĐIỆN TỬ HẠT

NHÂN TRONG GHI-ĐO BỨC XẠ

Các hệ thống phổ kế hạt nhân ñược dùng ñể ghi-ño các bức xạ hạt nhân gồm tia X, tia gamma, các tia beta cũng như alpha, nơtron và các hạt nặng tích ñiện khác Các phép ño thực nghiệm trong vật lý hạt nhân có thể bao gồm ñếm sự kiện, ghi thông tin về năng lượng-thời gian, và sự kết hợp giữa chúng Thông thường, các tham số thay ñổi trong phép ño là dải năng lượng của bức xạ và tốc ñộ ghi ño các sự kiện Các nghiên cứu về thời gian sống và sơ ñồ phân rã, thực nghiệm trùng phùng, ñếm photon ñơn, và các nghiên cứu bức xạ hủy positron thường ñòi hỏi ñộ phân giải năng lượng và ñộ phân giải thời gian tốt Do vậy, ñể nâng cao chất lượng kết quả nghiên cứu, các hệ thống thiết bị ñiện tử hạt nhân phải ñáp ứng ñược yêu cầu ngày càng cao của các nghiên cứu thực nghiệm

1.1 Tình hình nghiên cứu, ứng dụng ở trong và ngoài nước

1.1.1 Tình hình nghiên cứu, ứng dụng ở ngoài nước

Giai ñoạn trước những năm 1990, nhiều phòng thí nghiệm trên thế giới ñã sử dụng các hệ thống ñối trùng và trùng phùng ñể nghiên cứu cấu trúc hạt nhân Các hệ phổ kế này sử dụng thiết bị ñầu dò và các khối ñiện tử kiểu tương tự Chẳng hạn, hệ phổ kế triệt Compton dùng cho phổ học tia gamma với ñầu dò HPGe thể tích lớn

113 cm3 ñược bố trí trong ñầu dò NaI(Tl) kích thước 22.9 cm x 25.4 cm [30], hệ phổ kế trùng phùng γ-γ dùng cho phân tích kích hoạt nơtron dụng cụ [61], hệ phổ kế gamma nối tầng hai bậc (TSC) của phản ứng (n,2γ) ở các năng lượng nơtron nhiệt

[60] vànghiên cứu các hàm lực photon [57], Các hệ vừa nêu ñều sử dụng các khối ñiện tử truyền thống chuẩn NIM do các hãng Ortec, Canberra chế tạo như: AMP, ADC, MCD, TAC, CFD, v.v… và ñáp ứng tốt yêu cầu thực nghiệm Song song với các công trình nghiên cứu vật lý vừa nêu, có rất nhiều công trình liên quan ñến việc xây dựng và phát triển thiết bị phục vụ các nghiên cứu này, hầu hết các công trình

ñó ñều sử dụng công nghệ ñiện tử thế hệ mới là DSP và FPGA; chẳng hạn như công trình ñề cập ñến sự cải thiện ñộ phân giải vị trí của các ñầu dò HPGe chất lượng cao

sử dụng các phương pháp phân tích biên ñộ xung [67], hoặc phân tích biên ñộ xung

với các ñầu dò germanium [71], hoặc phát triển các kỹ thuật lấy mẫu và xử lý tín hiệu số với các ứng dụng cho các ñầu dò vật lý hạt nhân [66] Các công trình nêu trên ñã ứng dụng các thuật toán xử lý xung số ñể nghiên cứu, thiết kế hệ phổ kế gamma qua ứng dụng FPGA phục vụ nghiên cứu vật lý hạt nhân

1.1.2 Tình hình nghiên cứu, ứng dụng ở trong nước

Về hướng nghiên cứu và phát triển thiết bị tại Viện NCHN, vào ñầu những năm 1990, một hệ thiết bị phổ kế gamma triệt Compton trong ñó kỹ thuật trùng phùng ñã ñược áp dụng thành công [7] phục vụ hướng nghiên cứu phân tích kích hoạt nơtron ño phổ gamma tức thời trên kênh thực nghiệm nằm ngang của Lò phản ứng nghiên cứu Đà Lạt Hệ phổ kế ña kênh cũng ñã ñược quan tâm phát triển, trong

ñó một số khối ñiện tử như HV, AMP, bản mạch giao diện máy tính qua cổng song song ISA ñã ñược thiết kế chế tạo theo kiểu ñiện tử truyền thống và ñã ñưa vào sử dụng cho mục ñích nghiên cứu số liệu tiết diện nơtron toàn phần và tiết diện bắt nơtron trong khai thác và ño ñạc số liệu [91] Giai ñoạn những năm 1993-1997, hệ phổ kếCộng biên ñộ các xung trùng phùng (SACP) ñã ñược nghiên cứu phát triển phục vụ hướng nghiên cứu cấu trúc hạt nhân và ñã có những thành công bước ñầu,

có thể kể ñến là các công trình nghiên cứu ứng dụng [10], [73] Từ những năm 2000 ñến nay, một số hệ phổ kế gamma chất lượng cao sử dụng ñầu dò bán dẫn ñã ñược trang bị tại Viện NCHN, ñiển hình là một hệ phổ kế ña kênh ño phổ gamma dựa trên kỹ thuật DSP lần ñầu tiên ñược nhập khẩu vào Việt Nam ñầu năm 2004 phục

vụ ño phổ gamma Bên cạnh ñó, một hệ phổ kế chất lượng cao khác là hệ trùng phùng sử dụng hai ñầu dò HPGe ñã ñược thiết lập thành công tại Viện phục vụ hướng nghiên cứu thực nghiệm về cấu trúc hạt nhân và mật ñộ mức hạt nhân, trong

ñó cấu hình kết nối hệ thống cho phép thu nhận thông tin ñặc trưng về phân rã nối tầng của các mức kích thích trong hạt nhân hợp phần tạo thành ở phản ứng bắt nơtron nhiệt

Hệ ño phổ gamma nối tầng [90] sử dụng ñơn vị DP4 [5] cùng các khối ñiện tử ñặc thù ñã ñược ñề xuất và thiết lập thành công; và trong những khối ñặc thù này tuy có khả năng giao diện PC nhờ µC với phần mềm phát triển ứng dụng trên nền Windows, song hệ ño vẫn dựa trên kỹ thuật ñiện tử truyền thống Rõ ràng trên thực

tế, các nghiên cứu vật lý hạt nhân thực nghiệm và chế tạo thiết bị ñiện tử hạt nhân là hai chủ thể luôn ñồng hành gắn kết có tương quan hỗ trợ lẫn nhau Khi nghiên cứu phân rã gamma nối tầng của các hạt nhân 170Yb và 158Gd, các giá trị cường ñộ của nhiều chuyển dời nối tầng, các mức kích thích mới, số các chuyển dời gamma mới, việc tách ñược các ña bội của các chuyển dời gamma và sử dụng thành công phương pháp SACP trong nghiên cứu hạt nhân phân rã phóng xạ 170Yb ñã mở ra một hướng nghiên cứu mới - nghiên cứu hạt nhân phân rã phóng xạ bằng phương pháp SACP [6], [10], [74] Nói khác ñi, nghiên cứu về số liệu hạt nhân, cấu trúc hạt nhân, mật ñộ mức năng lượng ñã ñược khẳng ñịnh và nâng lên tầm quốc tế qua các công bố khoa học [76] Cũng vậy, những thành tựu nhất ñịnh về thiết kế xây dựng các hệ thiết bị ñiện tử ñã thể hiện qua một số công trình, tiêu biểu là công trình xây dựng hệ phổ kế tạo cặp và triệt Compton [7] bao gồm các khối ñiện tử hạt nhân ñã ñược thiết kế-chế tạo và ñưa vào khai thác có hiệu quả tại Viện NCHN vào ñầu thập niên 1990: Pre-AMP, HVPS, AMP, ADC, CFD, LG, FA, RPG, DLU, COINC U Bức tranh nêu trên ñã làm hấp dẫn các nghiên cứu viên tiếp tục phát huy và kế thừa

ưu thế cùng kinh nghiệm sẵn có ñể nghiên cứu, phát triểnthiết bị theo hướng DSP ở chế ñộ thời gian thực (realtime) qua ứng dụng FPGA [27] với công cụ phần mềm ñắc lực VHDL [38], [68] trong môi trường phần mềm tích hợp (ISE) [100] Mặc dù các kết quả ñạt ñược từ những công trình vừa nêu ñã hàm chứa những ý nghĩa khoa học và thực tiễn nhất ñịnh, song vẫn chưa thể hiện hết nội năng tiềm tàng của các nghiên cứu viên cũng như chưa khai thác hết tiềm lực sẵn có của Lò phản ứng hạt nhân Đà Lạt trong lĩnh vực nghiên cứu cơ bản và ứng dụng của khoa học-kỹ thuật hạt nhân Các kinh nghiệm này sẽ ñược tiếp tục phát huy nhiều hơn và ñạt nhiều kết quả khả quan hơn nữa khi công nghệ tiên tiến ñương ñại theo hướng DSP-FPGA ñược áp dụng vào các thiết bị ghi-ño bức xạ ion hóa

1.2 Vai trò chức năng của DSP và FPGA

1.2.1 Xử lý tín hiệu số (DSP)

DSP là một trong những công cụ hữu hiệu nhất góp phần phát triển khoa học

và kỹ thuật [80] của thế kỷ 21 trong các lĩnh vực: viễn thông, y học, sóng vô tuyến

& ñịnh vị tàu ngầm, tái tạo âm thanh, v.v… và vật lý thực nghiệm Mỗi một lĩnh

vực ñều ñã phát triển DSP chuyên sâu nhờ các giải thuật, các phương trình toán học,

và các kỹ thuật ñặc biệt hoá Lĩnh vực nghiên cứu DSP liên quan ñến hai nhiệm vụ: xây dựng các ý tưởng tổng quát ñể ứng dụng vào lĩnh vực dự ñịnh phát triển và nghiên cứu các kỹ thuật ñặc biệt hoá ñối với phạm vi quan tâm Do vậy, kỹ thuật DSP có thể ñược ứng dụng trong nhiều lĩnh vực khác nhau nói chung, ñặc biệt trong các hệ phổ kế hạt nhân nói riêng [16], [19], [20], [21], [56], [62], [63], [67], [71] Ngày nay, DSP ñã ñược thương mại hóa bởi các hãng nổi tiếng về thiết bị hạt nhân như Ortec, Canberra Nhờ ứng dụng DSP nên các hệ thiết bị ño có nhiều ưu ñiểm nổi trội hơn: ña năng, nhanh và hiệu quả khi thu nhận và xử lý dữ liệu, phân tích phổ, mô phỏng tín hiệu; và một trong những hệ phổ kế như vậy là Dspec®, Ortec [84] nhập khẩu ñang ñược khai thác có hiệu quả tại Viện NCHN, Đà Lạt

Hệ MCA chuyên dụng ghép PC ñã ñược nghiên cứu và phát triển tại một số viện nghiên cứu và trường ñại học trong nước Hệ phổ kế gamma dùng với ñầu dò bán dẫn ñòi hỏi chất lượng cao hơn; và nếu thỏa mãn, ñộ ổn ñịnh của phổ sẽ tốt hơn thể hiện qua khả năng phân giải, ñộ dịch chuyển phổ, thời gian chết, tốc ñộ truyền

dữ liệu, v.v… Viện NCHN ñã xây dựng hệ MCA có khả năng thu nhận dữ liệu, thay ñổi tự ñộng các tham số chính của phổ kế gamma (ghi-ño, tính toán, hiển thị, thời gian, dải kênh, cửa sổ) ghép PC qua các cổng song song [8], và cổng nối tiếp USB [2], [3] Bên cạnh ñó, các hệ thiết bị ño ñếm nơtron dựa trên cơ sở µC giao tiếp cổng USB V2.0 dùng ống ñếm 3He [1], [9], [35], [36] hoặc BF3 phục vụ phép ño tiết diện nơtron toàn phần và phân tích kích hoạt nơtron cũng ñược chế tạo Các hệ này ñã sử dụng µP tốc ñộ cao nhưng chưa dùng các DSPs chuyên biệt hoặc ngôn ngữ lập trình VHDL cho FPGA ñể thực hiện xử lý xung khi số hóa tín hiệu tương tự ngõ vào

Về nguyên tắc, có một số phương thức ñể tiến hành DSP: hoặc sử dụng các khối DSPs ñã ñược thương mại hóa, hoặc dòng FPGA với ngôn ngữ VHDL [70]

Trong khuôn khổ luận án này, phương án thứ hai ñã ñược chọn: dùng ngôn ngữ VHDL lập trình, tạo mã nguồn, biên dịch và nạp thiết kế vào dòng FPGA nhờ các

bản mạch SPARTAN-3x của hãng Xilinx qua ISE, hoặc Max+plus II của hãng Altera với dòng vi mạch EPM7160E [24] bằng phương pháp liên kết cổng logic

1.2.2 Mảng các phần tử logic có khả năng lập trình (FPGA)

1.2.2.1 Giới thiệu

FPGA là các vi mạch số tích hợp (IC) chứa các khối logic ñịnh ñược cấu hình cùng với phép liên kết trong giữa các khối ñó Hình 1.1 mô tả mối liên kết trong và các khối logic khả lập trình [46] Cơ cấu thiết kế ñịnh cấu hình ñối với thiết bị FPGA cho phép hoạt ñộng ña dạng và xử lý linh ñộng các tác vụ truyền-nhận dữ liệu, giao tiếp cả trong lẫn ngoài theo các cấu hình khác nhau Tùy thuộc vào cách chúng ñược thực hiện, một số FPGA chỉ có thể ñược lập trình một lần, trong khi nhiều FPGA khác có khả năng tái lập trình nhiều lần

Hình 1.1: Cơ cấu FPGA ñơn giản

Vào năm 1984, hãng Xilinx ñã thiết kế một dòng IC gọi tên FPGA, và dòng FPGA ñầu tiên này dựa trên cơ sở CMOS, sử dụng SRAM nhằm ñịnh cấu hình các tác vụ Thiết kế cơ bản về FPGA dựa trên bảng tra cứu (LUT) 3 ngõ vào của khối logic khả lập trình như ñã biểu diễn trong hình 1.2 Có thể kết hợp LUT với các bộ nhân và bộ lật trạng thái, chẳng hạn như ở hình 1.3 ñể hình thành khối logic lập trình cơ bản dùng trong FPGA

Việc ứng dụng FPGA luôn ñi cùng với phần mềm lập trình tinh vi, năng ñộng, chất lượng cao là ISE của hãng Xilinx, hoặc Max+Plus II của hãng Altera Đây là các phần mềm thương mại, chuyên nghiệp phục vụ nghiên cứu và ứng dụng thực tiễn Mục ñích chính của phần mềm là cung cấp những cơ sở cho môi trường phát triển tích hợp ISE,hoặc Max+Plus II và nhờ vậy người sử dụng có thể khởi tạo các thiết kế luận lý theo ñúng ý ñồ hoạch ñịnh Phần mềm trợ giúp trực tuyến trên giao

diện của chương trình là công cụ hỗ trợ ñắc lực cho việc thiết kế và lập trình có hiệu quả

Bốn thủ tục cơ bản liên tiếp nhau quyết ñịnh một dự án thiết kế FPGA hoàn chỉnh thường bao gồm: khởi tạo chương trình, thiết kế dự án, biên dịch dự án ñó và nạp trình thiết kế [44] vào vi mạch tích hợp loại ñặc chủng

Có hai phương pháp chủ yếu ñể lập trình cho FPGA là phương pháp chuyên nghiệp và phương pháp tiết kiệm Tùy theo môi trường ứng dụng và ñiều kiện thực

tế phù hợp, có thể lựa chọn một trong hai phương pháp nêu trên và các phương pháp

này ñược trình bày trong Phụ lục A

Hình 1.2: Cấu hình bảng tra cứu với dữ liệu

nhập/xuất Nguồn [46]

Hình 1.3: Khối logic lập trình

cơ bản trong FPGA

1.2.2.2 Tích hợp các chức năng của FPGA

Rất nhiều ứng dụng ñòi hỏi phải sử dụng bộ nhớ có dung lượng ñủ lớn ñể ñáp ứng nhu cầu lưu phổ năng lượng FPGA bao gồm một khối lớn bộ nhớ ñược tích hợp và gọi là khối SRAM (hoặc DRAM), tổ chức theo cấu trúc ma trận (cột, hàng) như ñược biểu diễn trong hình 1.4 Dung lượng của các khối RAM có thể biến thiên

từ cỡ vài trăm ngàn bit ñến hàng chục triệu bit phụ thuộc vào dòng vi mạch ñược sử dụng, và những khối này có thể dùng cho các mục ñích ña năng

Một số chức năng như các bộ nhân/chia, cộng/trừ là chậm nếu chúng ñược thực hiện bằng các cổng rời Khi kết hợp số lượng lớn các khối logic khả lập trình với nhau, FPGA cung cấp các khối tích hợp gồm bộ nhân, bộ cộng và bộ tích lũy (MAC) ñược thể hiện trong hình 1.5 nhằm tăng tốc ñộ xử lý dữ liệu

Hình 1.4: FPGA với các cột khối

RAM ñược tích hợp

Hình 1.5: Kết hợp các bộ nhân, cộng, tích lũy tạo tổ hợp MAC

1.3 Ứng dụng của DSP và FPGA trong thiết bị ñiện tử

Hiện thời, FPGA có thể ñược sử dụng trong 4 lĩnh vực chính: DSP, tích hợp

µC, giao tiếp giữa các lớp thực thể và tái ñịnh cấu hình thiết kế Gần ñây, sự phát triển công nghệ vi mạch ñiện tử thế hệ mới và vai trò của nó trong thiết kế ứng dụng luôn thể hiện nhiều ñiểm nổi bật Ưu ñiểm của hệ thống số so với hệ thống tương tự

cổ ñiển ñược phản ánh trong khả năng thực thi các thuật toán phức hợp dùng ñể xử

lý tín hiệu [78] Theo cách tiếp cận này, chất lượng cao nhất của các phép ño ñạt ñược cả ở tốc ñộ ñếm thấp lẫn cao khi dùng các ñầu dò bức xạ khác nhau là khả dĩ Các nhiệm vụ chính của hệ phổ kế như lọc và khuếch ñại tín hiệu, phát hiện và loại

bỏ chồng chập xung, phân tích biên ñộ và chuyển thành phổ năng lượng [47], [63]

có thể ñược thực thi tốt bằng các thuật toán DSP dùng FPGA nhờ việc xác ñịnh các hoạt ñộng khả lập trình, làm tăng ñáng kể tính linh ñộng của hệ thống, cho phép tái lập cấu hình và hiệu chỉnh các tham số hoạt ñộng nhưng không can thiệp phần cứng [72] Bên cạnh ñó, hệ ñược phát triển có thể kết nối với máy tính dễ dàng Nhờ có khả năng mềm dẻo và cấu trúc nội bộ linh ñộng cho phép ñịnh nghĩa và thay ñổi cách thức hoạt ñộng của mạch bằng việc lập trình nên FPGA biểu lộ sự lựa chọn ưu việt nhằm thực thi DSP trong phổ học tia gamma Với những ưu ñiểm ñó, kỹ thuật DSP qua FPGA ñược áp dụng ñể phát triển các thiết bị về dung lượng bộ nhớ cao, tốc ñộ xử lý nhanh, tính năng ñiều khiển mềm dẻo, khả năng nhập/xuất dữ liệu lớn [65], v.v… nhằm dữ liệu hóa và lưu trữ nhiều dạng thông tin theo chế ñộ thời gian thực (realtime) hoặc ngoại tuyến (offline), ñồng thời cấu hình ño có nhiều tùy chọn

ưu việt hoàn toàn xử lý qua phần mềm ñiều khiển nhưng vẫn bảo ñảm ñược các yêu cầu về thu nhận-xử lý thông tin [92-99]

1.4 Phương pháp ñiện tử kỹ thuật số

1.4.1 Phương pháp khử tích chập trong cửa sổ ñộng (MWD) thực hiện thuật toán DSP

Một tập hợp các vấn ñề lớn như suy giảm ñộ phân giải do các hiệu ứng bẫy ñiện tích và ñộ hụt biên ñộ (ballistic deficit), ñộ phân giải nghèo ở tốc ñộ ñếm cao, khả năng bất ổn ñịnh nhiệt với phép ño thời gian dài, v.v… thường nảy sinh trong các thiết bị ghi-ño bức xạ hạt nhân khi dùng các ñầu dò bán dẫn thể tích lớn Nhằm giải quyết các vấn ñề này, một phương pháp mới dựa trên phép khử tích chập trong cửa sổ ñộng (MWD) ñã ñược phát triển và hướng tới áp dụng thiết kế hệ phổ kế gamma Đây là một trong những phương pháp xử lý xung kiểu số hữu hiệu dùng trong phổ học tia gamma có dữ liệu nhập/xuất lớn và ñộ phân giải cao

1.4.1.1 Giới thiệu

Trong việc thiết kế hệ thống hiện ñại ñối với phổ kế tia γ phân giải cao, một vấn ñề cần ñề cập là bằng cách nào ñể ño bức xạ γ phát ra ở phản ứng hạt nhân có hiệu quả, chuẩn xác và nhanh ñến mức khả dĩ Từ quan ñiểm về mặt thiết bị, hiệu suất cao ñược cung cấp bởi góc khối toàn phần của hệ phổ kế lớn, hiệu suất ñỉnh quang cao, tỷ số ñỉnh trên phông lớn và ñộ chuẩn xác cao ñược hỗ trợ nhờ sử dụng các bộ triệt Compton và thể tích lớn hoặc ngay cả các ñầu dò Ge với ñộ phân giải nội tại cao Tuy nhiên, các ñặc ñiểm này thường chỉ biểu trưng trường hợp lý tưởng, trong khi ñặc trưng ñộ phân giải nội tại cao còn phụ thuộc nhiều vào hệ thống xử lý tín hiệu dùng trên thực tế Khi thời gian phân giải tồi, khả năng nhập/xuất dữ liệu của hệ thống xử lý kém, ñộ phân giải nội tại cao của các ñầu dò germanium có thể

bị tác ñộng mạnh do việc chống chồng chập không hoàn hảo hoặc bởi vắng sự hiệu chỉnh ñộ hụt biên ñộ

Phương pháp xử lý tín hiệu số mới MWD có khả năng khai thác tương ñối ñầy

ñủ ñặc trưng ñược cải thiện của các hệ phổ kế hiện ñại và trên thực tế phương pháp này ñã ñược mô tả chi tiết qua nhiều công trình [21-23], [41], [56], [62], [69], [82], [86-89], ñồng thời ứng dụng rất hiệu quả với DSP qua công nghệ ñiện tử mới FPGA Phương pháp MWD cho phép thực hiện các bộ lọc tạo dạng xung hỗ trợ sự cân bằng tốt nhất giữa tạp âm, thời gian phân giải và ñộ hụt biên ñộ [94], tức là sự

thỏa hiệp tối ưu giữa việc ñạt ñược tỷ số S/N tốt nhất hoạt ñộng ở các tốc ñộ ñếm

cao nhưng không giảm ñộ phân giải [79], [83] với năng lượng toàn phần của sự kiện bức xạ ño ñược không nhạy theo các thăng giáng thời gian tăng trong tín hiệu ñầu

dò [81] Để thực hiện ñược ý ñồ này, phương pháp xử lý mới phải tái cấu trúc sự

phân bố ñiện tích ban ñầu sinh ra từ sự kiện bức xạ bất kỳ, và tác vụ này cung cấp

cả cách triệt tối ưu các hiệu ứng hụt biên ñộ lẫn kiểu làm trơn dữ liệu tín hiệu Việc tạo dạng tối ưu ñược xác ñịnh bởi các diễn biến khác nhau của hai thành phần ñóng góp chính vào tạp âm của hệ phổ kế bán dẫn: tạp âm song song tỷ lệ với thời gian, còn tạp âm nối tiếp tỷ lệ nghịch với thời gian; kể cả ñiều kiện ràng buộc về nhu cầu hoạt ñộng ở tốc ñộ ñếm cao Sự thỏa hiệp tối ưu là khả dĩ nhờ giới hạn các tác vụ xử

lý xung cho cửa sổ lấy mẫu ñộng ñược thảo luận trong phần kế tiếp

1.4.1.2 Tái cấu trúc ñiện tích của sự kiện

Các thành phần cơ bản của hệ ño là ñầu dò nối với tiền khuếch ñại nhạy ñiện tích (CSP) và khuếch ñại phổ (AMP) Trong mục này, ñể ñơn giản, gọi CSP là PA (tiền khuếch ñại) Sự kiện bức xạ bất kỳ khi tương tác với ñầu dò luôn sinh lượng ñiện tích tỷ lệ với năng lượng bị hấp thụ, lượng ñiện tích ñó tạo nên tín hiệu ‘bậc’ ở

ngõ ra PA, U P (t), ñược mô tả bởi tích chập giữa hàm phân bố ñiện tích g(t) với ñáp

ứng xung của PA, f(t):

Nếu thời gian tích góp ñiện là tức thời, g(t) sẽ trở thành hàm delta và phương

trình (1.1) (ghi tắt là pt (1.1)) có thể ñược viết lại:

( ) ( ),

ở ñó G là ñiện tích toàn phần tỷ lệ với năng lượng bức xạ bị hấp thụ Các hệ thống

hình thành xung tương tự (APS) có sử dụng mạch vi phân ñể trích xuất G, ñược

theo sau bởi tập các mạch tích phân (dạng cổng hoặc gán trọng số) Chuỗi xử lý này làm việc hoàn hảo chỉ khi chức năng ñiện tích là hàm delta-ñiều kiện lấy tích phân của phép nhân chập (pt (1.1)) ñể có sản phẩm là pt (1.2) Chuỗi ñó vẫn hoạt ñộng hiệu quả nếu thời gian góp ñiện tích là ngắn so với mọi thời hằng tạo dạng ñược dùng ở nhánh ñang xử lý Trong trường hợp các ñầu dò bán dẫn thể tích lớn, thời

gian dịch chuyển của electron-lỗ trống không thể bỏ qua Vai trò tương hỗ giữa thời gian và các hằng số tạo dạng dẫn ñến sự suy giảm ñộ phân giải, ñược biết ñến như

ñộ hụt biên ñộ Ở các tình huống như vậy, không thể thay thế tích phân phép nhân chập ở pt (1.1) bằng pt (1.2), và giải pháp tự nhiên là áp dụng phép khử tích chập

ñể xử lý: phân bố ñiện tích ban ñầu của tín hiệu ñầu dò ñược tái lập từ ngõ ra PA và biên ñộ thực của ñiện tích toàn phần ñược ño Ngoài ra, phép khử tích chập còn loại

bỏ các ảnh hưởng về tần số-thời gian phát xuất từ các tầng thiếu hoàn hảo của hệ và làm tăng ñặc trưng phân giải lẫn khả năng nhập/xuất của các hệ phổ kế bán dẫn Trong bối cảnh ñó, phép khử tích chập ñược nhìn nhận là công cụ rất hữu hiệu ñể trích xuất ñúng thông tin nguyên thủy của ñầu dò, và trước hết phải tiến hành lượng

tử hóa tín hiệu PA bởi bộ A/D nhanh Trong miền số, tích phân của các hàm liên tục trở thành tổng của các hàm phân bố rời rạc [21]:

ở ñó t S là chu kỳ lấy mẫu, tức chu kỳ lượng tử hóa của U P (t)

U P (t) là thành phần ñược quan sát bởi bộ A/D, bao gồm ñáp ứng xung của PA

và ñáp ứng của ñiện tử tương tự bố trí giữa ngõ ra PA và ngõ vào bộ A/D U P (it S ) là biểu diễn thời gian-rời rạc bằng số của U P (t) Tương tự như vậy, f(t) là ñáp ứng xung toàn phần của ñiện tử tương tự nằm trước bộ A/D, và f(it S ) là biểu diễn thời gian rời rạc bằng số của f(t) Nếu thang thời gian ñược chuẩn hóa theo t S, pt (1.3) trở nên:

Thực ra, pt (1.4) là tập các phương trình phải ñược giải theo g(j) Nhiệm vụ

này rất khó thực thi theo thời gian thực ngay cả bằng máy tính lớn, song có thể ñơn giản hóa quá trình này Thứ nhất, thành phần tương tự của hệ, bao gồm PA, thông

thường là bất biến với thời gian và chịu tác ñộng nhân quả Quan hệ tựa nhân quả

nói lên rằng ngõ ra chỉ phụ thuộc vào các giá trị quá khứ và hiện tại ở ngõ vào, tức chỉ phụ thuộc vào lượng ñiện tích có trước và hiện thời tích lũy trong ñầu dò Điều

ñó có nghĩa:

với z là tham chiếu thời gian tùy ý

Số các phương trình trong tập pt (1.6) có thể ñược rút gọn hơn nữa khi thừa nhận hàm ñiện tích bị giới hạn phía phải, tức phân bố ñiện tích ở các ñiều kiện bình thường luôn có giới hạn theo thời gian Giả ñịnh rằng không có ñiện tích nào liên kết với sự kiện ñơn bên ngoài chu kỳ quan sát (còn gọi là cửa sổ quan sát) có ñộ dài

chuẩn tắc M, lúc ñó số phương trình thuộc tập pt (1.6) ñược rút gọn tới M, và ñáp

ứng xung của f(t) sẽ xác ñịnh theo các ñiều kiện ñúng Hàm này có thể biểu diễn ñược bằng số hoặc bằng phân tích và cả hai kiểu biểu diễn ñều khả dĩ khi chúng ñảm nhiệm vai trò ñặc trưng hóa thành phần tương tự có PA một cách thỏa ñáng Các PA kiểu xóa bằng tranzistor (TRP) là trường hợp ñặc biệt; và ñối với chúng sự

sự suy giảm biên ñộ tiến về zero và xung dạng bậc có thăng giáng nhỏ do các ảnh

hưởng ñã nêu trên Vì phần tương tự ñứng trước bộ A/D nên xung bậc có thể sinh ra các giá trị tương quan của các mẫu Thông thường mối tương quan ñó sẽ làm suy giảm ñộ chính xác và khả năng triệt tạp âm của toàn hệ Tạp âm ngõ vào hoạt ñộng theo mối tương quan vừa nêu, tuy nhiên ñể có suy giảm hàm mũ trong ñáp ứng xung của thành phần tương tự, tức là có ít nhất một cực trong hàm truyền là ñiều vẫn luôn mong muốn Việc này có thể thực hiện ñược nhờ bổ sung tầng vi phân sau

PA Bên cạnh ñó, tác vụ lấy vi phân cho phép sử dụng tốt hơn dải ñộng ngõ vào của

bộ A/D Với tầng vi phân bổ sung, các TRP sẽ kết nối phù hợp vớithành phần tuyến tính ñơn hoặc ña cực trước tầng lượng tử hóa Tương tự, ñối với các PA phản hồi bằng trở (RFP) có phân rã hàm mũ chậm, tầng lấy vi phân có thể ñược bổ sung ngay ngõ vào bộ A/D Trong cả hai trường hợp, các nội cực(internal poles)phải ñược bù trừ

Giả ñịnh rằng ñáp ứng xung của thành phần tương tự ñược biết trước, tập các

pt (1.6) có thể giải ñược nhờ ma trận {g}(z, z+M), có M phần tử liên kết cửa sổ (z,

z+M) hay tương ñương (n-M, n) Sau khi cộng tất cả các phần tử của ma trận này,

ñiện tích toàn phần trong cửa sổ thu ñược bằng:

Khi tăng z (tham chiếu thời gian) lên một sau mỗi lần giải các tập pt (1.6) và (1.7)

sẽ thu ñược dãy liên tục các kết quả G(n), mỗi kết quả biểu diễn ñiện tích toàn phần

ñược phóng thích trong cửa sổ liên kết, và mỗi cửa sổ sẽ dịch theo cửa sổ trước bởi một chu kỳ lấy mẫu Do sự gối chồng (M-1) ñiểm giữa hai cửa sổ liền kề nên bước (n → n+1) ñòi hỏi duy nhất phương trình cuối trong tập (1.6) mới ñối với i = n +1 phải ñược giải Yêu cầu giống như vậy có hiệu lực ñối với (n+1 → n+2), v.v… Kết quả, M lần hoạt ñộng của kiểu nhân-tích lũy (MAC) ñòi hỏi trên một bước nhằm thu ñược quá trình thực hiện theo thời gian thực, ở ñó mỗi bước tương ứng với mẫu mới ñược hình thành từ bộ A/D Quá trình ñã mô tả như trên ñược gọi là khử tích chập trong cửa sổ ñộng (MWD), và ñiển hình là xét nguyên lý khử tích chập thời gian rời rạc qua phép lấy trung bình trượt (MA) ñối với ñáp ứng xung của thành phần tương

tự ñứng trước thành phần lượng tử hóa Tiến hành rút gọn số phép tính theo một bước bằng cách dùng các tính chất của tích chập, ñặc thù là tính chất kết hợp và lý thuyết truyền Giả ñịnh rằng hàm truyền của ñáp ứng xung cho thành phần tương tự bao gồm PA ñược biết trước Nếu hàm truyền này ñược sinh ra và biểu diễn như là sản phẩm của các số hạng P-Z hay ñơn cực riêng, lúc ñó hàm truyền nghịch ñảo là chuỗi các tích chập giữa các hàm mũ ‘riêng’ Các hàm riêng này chính là các bản ñối chứng của các số hạng riêng ñó Giả ñịnh rằng tất cả hàm riêng là thực và sử dụng tính chất kết hợp của tích chập, các hàm riêng ñều kết hợp ñược với thành

phần ñiện tích ngoại trừ một Đến ñây, nhiệm vụ là phải tìm ra ở thủ tục khử tích

chập một hàm mũ nhằm giảm bậc tích chập của hệ thống bởi một, và thủ tục ñó ñược lặp lại nhiều lần ñến chừng nào bậc tích chập bằng số hạng riêng trong hàm truyền Trước hết, xét hàm truyền ñơn cực tương ứng với RFP có phân rã hàm mũ

‘trơn’ hoặc với TRP Lúc ñó f(n) = k n , ở ñây k = e -α và α là hằng số phân rã của hàm

mũ Áp dụng f(n) vào các pt (1.6) và (1.7), phương trình cho cửa sổ ñầu tiên nhận ñược là:

Theo các thảo luận sau pt (1.7) ta có thể thu nhận số phép tính ñược ñòi hỏi

cho bước (n → n+1) Theo pt (1.9) và cùng các kết quả riêng từ việc tính toán

G(n), chỉ cần ba phép tính (một phép MAC, một phép cộng và một phép trừ) ñể thu nhận ñiện tích G(n + 1) Cũng vậy, cần ba phép tính vừa nêu cho bước (n+1 → n+2) ñể thu G(n + 2), v.v… Từ ñó, phần cứng cần thiết ñể vận hành thủ tục mang

tên khử tích chập hàm mũ riêng theo thời gian thực là ñủ nhỏ Có thể xây dựng ñơn

vị xử lý dựa trên pt (1.9) bằng phần cứng hoặc phần mềm Giải pháp phần cứng có thể sử dụng các sản phẩm thương mại DSPs, trong khi giải pháp phần mềm dựa trên dòng FPGA qua ngôn ngữ ñặc thù như VHDL Trong quá trình này, có hai tính chất quan trọng cần ñề cập: thứ nhất, ngõ ra của ñơn vị này là hàm tuyến tính bất biến

theo thời gian có bậc tích chập giảm bởi một tương ứng với tín hiệu bậc của ngõ

vào; và thứ hai, ở thời ñiểm bất kỳ hàm ñó chứa lượng ñiện tích toàn phần (hoặc ñiện tích vẫn còn tích chập với các thành phần riêng) ñược phóng thích trong cửa sổ xuất hiện trước Do những ñặc tính này nên ñơn vị xử lý vừa nêu ñược gọi là bộ MWD Dãy nối tầng nhiều bộ MWD có cấu trúc tương tự nhau có thể khử tích chập ñáp ứng xung ñược hình thành bởi số lượng các hàm riêng Trên thực tế, chỉ 2-3 tầng xử lý là ñủ ñể làm trơn hàm ñiện tích

Tóm lại, phương pháp MWD ñược ñánh giá là công cụ rất hữu ích tạo ra chuỗi các phép ño biên ñộ thực kiểu thời gian rời rạc, và chuỗi ñó ñược khử cực ñiện tử tương tự ñứng trước thành phần lượng tử hóa Hai giải pháp ñã ñược trình bày: số hóa trực tiếp (các pt (1.6) và (1.7)) và nối tầng các phép khử tích chập riêng (qua

pt (1.9)) Cả hai phương pháp ñều sinh ra chuỗi của dạng pt (1.7) và chuỗi ñó ñược

xử lý hoặc lọc, tương ứng với tạp âm ñầu dò và tạp âm lượng tử hóa

1.4.2 Phương pháp thiết kế bộ ghi-ño và xử lý tín hiệu bằng kỹ thuật DSP

Khi dựa vào giải thuật của DSP ñể lập trình ñiều khiển thiết bị ñể hình thành

bộ µP, tác vụ ñiều khiển và trao ñổi dữ liệu giữa ngoại vi với PC sẽ rất thuận lợi Công ñoạn này cần ứng dụng kỹ thuật xử lý dữ liệu tốc ñộ cao nhờ tích hợp µP vào FPGA Việc thực hiện giải thuật bằng phần mềm trên cơ sở DSP nhằm giảm nhiễu,

từ ñó nâng cao ñược tỷ số S/N kéo theo phổ có các ñặc trưng ưu việt hơn chính là một trong những ñặc ñiểm nổi trội của phương pháp DSP

1.4.2.1 Giới thiệu hệ phổ kế trên cơ sở DSP

Hệ phổ kế dựa trên DSP thực chất là bộ xử lý xung số (DPP) chất lượng cao gồm: ñầu dò, TKĐ, ñiện tử xử lý xung (gồm hình thành xung, logic chọn lựa xung, các bộ ñếm xung, phân tích ña kênh, giao diện ñiều khiển-thu nhận dữ liệu), và phần mềm phân tích-thu phổ Đến nay, có rất nhiều hệ phổ kế hạt nhân chất lượng cao ñược sử dụng trong nghiên cứu vật lý hạt nhân thực nghiệm, có thể kể ñến là hệ DGF-4 hoặc DP5 của hãng Amptek từ XIA [101] Hệ này ñược thiết kế với ñộ linh ñộng lớn nhất khả dĩ và sử dụng thuận tiện, tương thích với giao diện PC qua USB

1.4.2.2 Các tầng ñiện tử chính

Hình 1.6 trình bày bộ xử lý xung số (DPP) của hệ thiết bị hạt nhân và các tầng chính của hệ DPP số hóa ngõ ra PA, sử dụng giải pháp xử lý thời gian thực cho tín hiệu, phát hiện biên ñộ ñỉnh số, nhận và lưu giá trị này vào bộ nhớ ñể hình thành phổ năng lượng Logic chọn xung loại các xung chồng chập khỏi phổ Cuối cùng, phổ ñược truyền qua giao

diện của DPP tới máy tính

Vi ñiều khiển và giao diện Tín hiệu

bổ trợ

Máy tính

DSP-MCA

tác vụ số hóa ngõ ra APP ở tốc ñộ phù hợp Theo thời gian thực, dòng dữ liệu ñã số hóa ñược gửi ñến bộ hình thành xung số

1.4.2.2b Bộ hình thành xung số (DPS)

Ngõ ra ADC ñược xử lý liên tục nhờ sử dụng một cấu trúc ñường ống riêng

nhằm phát xung tạo dạng theo thời gian thực Cấu trúc này cho phép hình thành dạng xung ngõ ra như trong bất kỳ bộ khuếch ñại tạo dạng nào khác Xung ñược tạo dạng là một thực thể số rời rạc Có hai nhánh xử lý tín hiệu ñồng thời trong DPP, các kênh ‘nhanh’ và ‘chậm’, ñược tối ưu hóa ñể thu nhận dữ liệu trong chuỗi xung tới Kênh ‘chậm’, kênh có thời gian hình thành xung dài dùng ñể thu biên ñộ xung chuẩn xác Giá trị ñỉnh ñối với mỗi xung trong kênh chậm là ngõ ra của bộ hình thành xung số (DPS) Kênh ‘nhanh’ sẽ nhận thông tin thời gian: phát hiện xung chồng chập trong kênh chậm, ghi tốc ñộ ñếm xung vào, ño thời gian tăng của xung

1.4.2.2c Logic chọn lựa xung và bộ nhớ phổ

Logic lựa chọn xung bao gồm tác vụ loại bỏ chồng chập, phân biệt thời gian tăng, logic ñóng/mở tín hiệu ngoài bằng cổng, v.v… Bộ nhớ phổ hoạt ñộng như trong MCA truyền thống Khi nhận biết có xung với giá trị ñỉnh ñặc thù, số ñếm thuộc ô nhớ tương ứng tự ñộng tăng, kết quả là biểu ñồ chứa nội dung của các sự kiện với giá trị ñỉnh tương ứng ñược hình thành Đây là phổ năng lượng và là ngõ ra

cơ bản của DPP Hệ xử lý này có nhiều bộ ñếm, ghi toàn bộ các xung ñược chọn, kể

cả các xung ngõ vào và các sự kiện bị loại

1.4.2.3 Cấu trúc bộ tiền xử lý tương tự (APP) và dạng tín hiệu

Hệ ñược thiết kế ñể xử lý các tín hiệu ñến trực tiếp từ TKĐ nhạy ñiện tích ñược dùng cho các ñầu dò bức xạ Điển hình, những tín hiệu này có biên ñộ nhỏ, thuộc dải chừng vài mV, tăng nhanh (vài chục ns tới µs), và các xung nhỏ ‘gối lên’ một xung khác như các xung tín hiệu tích lũy Các xung bậc thang này thể hiện ở các vệt số 1 nằm phía trên trong hình 1.7 và thực sự không phù hợp ñể trực tiếp số hóa do biên ñộ nhỏ (cỡ vài mV) trên toàn dải lớn (vài vôn) Vì vậy, APP chuẩn bị tín hiệu ñể có thể số hóa chính xác Vệt số 1 chỉ ngõ ra TKĐ: chuỗi các ‘bước’ cỡ vài mV, cách nhau ngẫu nhiên theo thời gian Tạp âm trắng tần số cao thể hiện rất

rõ rệt Các vệt phía trái (phía phải) ñược ño với các tia X năng lượng 60 (5.9) keV

tương ứng; rõ ràng, tỷ số S/N giảm ở phía phải Các vệt số 2 biểu thị ngõ ra của APP có tín hiệu suy giảm theo quy luật hàm mũ logarit tự nhiên với thời hằng là 3.2

Hình 1.7: Các vệt tín hiệu minh họa tác vụ xử lý xung Nguồn [101]

µs bao gồm một chuỗi xung có thời gian tăng nhanh, ñường cơ bản vài trăm mV và các giá trị cực ñại khoảng 1V Vệt số 3 biểu thị ngõ ra ñược tạo dạng: ñỉnh của bức

xạ ñược phát hiện và lưu vào phổ Vệt số 4 là ngõ ra logic chỉ ñịnh ñỉnh có hiệu lực

Bộ APP thực thi ba tác vụ: (1) áp dụng bộ lọc cao qua có thời hằng 3.2 µs sao cho các xung ñó không gối lên xung nào khác, (2) áp dụng hệ số khuếch ñại thô (CG) sao cho biên ñộ xung lớn nhất

xấp xỉ 1 V (ñể cực ñại hóa ñộ phân

giải ADC), và (3) áp dụng ñộ trôi

DC ñể tín hiệu luôn thuộc dải ADC

ñơn cực.Yếu tố chính ñể ñịnh cấu

hình PA là các tín hiệu ngõ vào bộ Hình 1.8: Sơ ñồ khối APP trong hệ phổ kế

A/D phải thỏa mãn ñiều kiện của APP trong hình 1.8: ngõ vào ñã chia bậc mũ 2, thời gian tăng nhanh và suy giảm theo hàm mũ logarit tự nhiên với thời hằng 3.2 µs Nếu PA có ngõ ra âm, ngõ vào ADC phải có ñường cơ bản cỡ vài trăm mV và giá trị cực ñại xấp xỉ 1V Đối với PA ngõ ra dương thì Vmax xấp xỉ 2V, dùng CDP, RFP hoặc TRP

1.4.2.4 Hình thành xung

1.4.2.4a Kênh chậm

Kênh chậm của DPP ñược tối ưu hóa cho các phép ño biên ñộ xung chuẩn xác

Khuếch ñại tinh

Khuếch ñại thô

Bộ lọc cao qua 3.2 µs

900Ω

6.8nF

Dịch DC ngõ vào