Giáo trình bài giảng môn học kiến trúc máy tính & thiết bị ngoại vi trường đại học hàng hải

Giáo trình bài giảng môn học kiến trúc máy tính & thiết bị ngoại vi trường đại học hàng hải

M C L C

Ch ng I: GI I THI U CHUNG

• L CH S PHÁT TRI N VÀ PHÂN LO I

1 L ch s phát tri n

2 Phân lo i máy tính

II BI U DI N THÔNG TIN TRÊN MÁY TÍNH

H đ m

3 Các lo i mã

4 Bi u di n s nguyên theo mã nh phân

5 Bi u di n s th c theo mã nh phân

6 Bi u di n các d ng thông tin khác

III CÁC LO I HÌNH MÁY TÍNH CÁ NHÂN

Ch ng II: B X LÝ TRUNG TÂM

1 T ch c b x lý

2 T ch c thanh ghi

3 n v s h c và logic ALU (Arithmetic and logic unit)

4 n v đi u khi n CU(Control Unit)

5 M t s m r ng c a vi x lý máy tính cho đ n ngày nay

6 BUS

Ch ng III: H TH NG NH

I KHÁI QUÁT V H TH NG NH C A MÁY TÍNH

II PHÂN C P B NH

III B NH BÁN D N

1 Các lo i b nh bán d n

2 T ch c b nh

IV CACHE MEMORY

1 Nguyên t c (principle)

2 K thu t ánh x b nh cache

IV QU N LÝ B NH

1 Các k thu t qu n lý b nh

2 B nh o

3 S phân đo n

V K THU T GI I MÃ A CH

1 C u t o m t vi m ch nh

2 Gi i mã đ a ch cho b nh

3 Gi i mã đ a ch b ng các m ch NAND

4 Gi i mã dùng m ch gi i mã ki u 74LS138

Ch ng IV: T P L NH VÀ CÁC MODE A CH

1 T p l nh c a CPU

2 Các nhóm l nh c a CPU

3 H p ng (Assembly)

4 Các Mode đ a ch

Ch ng V: H TH NG VÀO RA

I GI I THI U CHUNG

1 Các thi t b ngo i vi

2 Modul vào ra

II GHÉP N I MÁY TÍNH V I THI T B NGO I VI

1 Ghép n i n i ti p

2 Ghép n i song song

- 3 -

III CÁC PH NG PHÁP I U KHI N VÀO RA

1 Vào ra đi u khi n b ng cách th m dò

2 Vào ra đi u khi n b ng Ng t

3 Vào ra đi u khi n b ng DMA

4 Kh i đi u khi n DMAC

Ch ng VI: MÀN HÌNH

I Nh ng khái ni m c b n

1 Nguyên lý c a ph ng pháp hi n th hình nh video

2 Nh ng đ c đi m chung c a màn hình

II Màn hình màu CRT (Cathod Ray Tube)

1 C u t o

2 Ph ng pháp quét dòng

Ch ng VII: BÀN PHÍM

1 Khái ni m

2 K thu t dò phím

Ch ng VIII: A

1 a t (Magetic)

2 a Quang (Optical Disk)

Ch ng IX: THI T B GHÉP N I VÀ TRUY N THÔNG

1 B chuy n đ i tín hi u

2 Modem (Modulation - Demodulation)

3 Các chu n giao ti p

TÀI LI U THAM KH O

Cho đ n ngày nay máy tính đã có nh ng s phát tri n v t b c, ng d ng trong h u h t các ho t

đ ng c a xã h i v i r t nhi u ch ng lo i th h tu theo công vi c Tuy nhiên k t đó đ n nay có th phân máy tính ra thành các th h sau:

• V ng d ng: tham gia gi i các bài toán kinh t xã h i

Th h 3 (1964-1974)

• V k thu t: linh ki n ch y u s d ng các m ch tích h p (IC),các thi t b ngo i vi đ c c i

ti n, đ a t đ c s d ng r ng rãi.T c đ tính toán đ t vài tri u phép toán trên giây;dung

l ng b nh đ t vài MB (Megabytes)

• V ph n m m: Xu t hi n nhi u h đi u hành khác nhau.X lí song song Ph n m m đa

d ng, ch t l ng cao, cho phép khai thác máy tính theo nhi u ch đ khác nhau

• V ng d ng: tham gia trong nhi u l nh v c c a xã h i

Th h th 4 (1974-199?):

• V k thu t: X d ng m ch tích h p c l n (Very large scale integration) VLSI, thi t k các

c u trúc đa x lí T c đ đ t t i hàng ch c tri u phép tính /giây

đây chúng ta ch y u nói v c u trúc máy vi tính t ng thích IBM nên l ch s c a chi c máy PC g n li n v i s phát tri n c a IBM-PC.chi c máy tính cá nhân đã phát tri n cùng

- 5 -

o N m 1980 k ho ch s n xu t máy PC b t đ u đ c th c hi n Chi c máy IBM_PC

đ u tiên dùng m t b vi x lý 8 bits c a Intel, b VXL 8085

Th h th 5:Theo đ án c a ng i Nh t chi c máy tính đi n t th h th 5 có c u trúc hoàn toàn

m i, bao g m 4 kh i c b n.M t trong các kh i c b n là máy tính đi n t có c u trúc nh hi n nay

và liên h tr c ti p v i ng i s d ng thông qua kh i giao ti p trí th c g m 3 kh i con: b x lý giao

ti p, c s tri th c và kh i l p trình

2 Phân lo i máy tính

Máy tính (computer) là m t khái ni m t ng đ i r ng, tu theo c u trúc, ch c n ng, hình dáng mà

có th phân ra nhi u lo i khác nhau V c n b n máy tính đ c phân làm các lo i chính sau:

a Phân lo i theo kh n ng

• Máy tính l n (mainframe computer)

• Máy tính con (mini computer)

lý nh các v n h t nhân Ví d nh máy tính l n IBM 4381, Honeywell DSP8, hay Deepblue

Máy tính con (mini computer) là m t d ng thu nh c a máy tính l n Chi u r ng d li u vào kho ng

32 bit đ n 64 bit Do giá thành th p h n máy tính l n,tính n ng m nh nên máy tính con r t đ c a dùng trong nghiên c u khoa h c

Máy vi tính (MicroComputer): Nh ng máy dùng b vi x lý (h Intel, Motorola) làm c t l õi, vi đi u khi n (microcontroler)và máy tính trong m t vi m ch (one-chip microcomputer)đ u thu c h máy vi tính c đi m chung v công ngh c a h này m c đ t h p l n VLSI (very large scale integration)

và dùng công ngh CMOS (complementary metal oxide silicon) đ ch t o các m ch logic T c đ phát tri n các vi x lý 32 bit và 64 bit hi n đ i làm kho ng cách gi a máy tính l n và máy vi tính ngày càng thu h p

Tr m làm vi c (workstation) c ng là m t lo i máy vi tính,đ c đi m khác bi t so v i máy tính cá nhân

PC là có kh n ng đ c nhi u ng i cùng x d ng cùng m t lúc

Máy tính cá nhân PC (Personal Computer) ch đ c m t ng i s d ng Giá thành c a chúng

r do c u hình đ n gi n, đ c chu n hoá, và đ c s n xu t hàng lo t v i s l ng l n.Cùng v i s phát tri n c a khoa h c công ngh mà máy tính cá nhân ngày nay đã có th làm đ c nh ng công

vi c mà tr c kia v n ch là đ c quy n c a máy tính l n

b Phân lo i theo nguyên lý

• Máy tính c khí

• Máy tính t ng t

• Máy tính s

c Phân lo i theo ki n trúc

*Ki n trúc tu n t (ki n trúc VonNewman c đi n)

Máy tính g m CPU, Memory, I/O

X CPU g m:

X thanh ghi (regiser)

X ALU (Arithmetic Logical Unit)

X CU (Control Unit)

c đi m :

X Th c hi n l n l t t ng l nh m t

X T c đ ch m

Còn đ c g i là ki n trúc SISD(Single Instruction Stream-Single Data Stream)

*Ki n trúc song song

+SIMD(Single Instruction Stream-Multiple Data Stream)

c đi m: Có m t đ n v đi u khi n, n ph n t x lý

n v đi u khi n: đi u khi n đ ng th i t t c các ph n t t i cùng m t th i

đi m các ph n t x lý th c hi n cùng m t thao tác trên các t p d li u khác nhau

+ MIMD (Multiple Instruction Stream-Multiple Data Stream)

T Ýn h iÖ u ® iÒ u k h iÓn

m e m o ry

TÝn hiÖu ®iÒu khiÓn

memory

ALU2 TÝn hiÖu ®iÒu khiÓn

- 7 -

T t c CPU cùng x d ng chung các thi t b vào ra, có th dùng chung m t s kênh

ho c dùng các kênh khác nhau d n đ n cùng m t thi t b

H th ng đ c đi u khi n b i h th ng ho t đ ng tích h p Nó cung c p s nh

h ng l n nhau gi a CPU và các ch ng trình ch y trên chúng task, file,các thành

ph n d li u

+MISD(Multiple Instruction Stream-Single Data Stream)

c đi m: Có nhi u đ n v đi u khi n

Th c hi n l nh theo các công đo n, t i m t th i đi m m i đ n v đi u khi n

x lý m t công đo n nh v y có th ti t ki m đ c s chu k máy c n đ x

lý l nh

ây c ng là nguyên t c c a Pipeling khi chia l nh thành các công đo n: nh n

l nh F(Fetch), gi i mã l nh D(Decode), th c hi n l nh E(Execute), và ghi k t

qu W(write back) Nh v y v i 4 l nh có th ti t ki m t i 9 chu k máy(hình

v )

II BI U DI N THÔNG TIN TRÊN MÁY TÍNH

H đ m

a H đ m b t k

B t k m t h đ m nào đ u bi u di n m t s nguyên theo nguyên t c sau:

N=an-1 a0=a0.s0+a1.s1+ +an-1.sn-1= i

n i

i s

a ⋅

∑−

= 1

0

(1.1)

Trong đó N là m t s nguyên có n ch s Ch s ai t i v trí i (i=0 n-1) đ c g i là tr s (hay còn g i

là tr ng s ) Giá tr s là c s c a h đ m H đ m đ c đ t tên theo giá tr c s s Ch ng h n, v i s=2 ta có h đ m c s 2, v i s=10 ta có h đ m c s 10 và v i s=16 ta có h đ m 16 Giá tr s c ng xác đ nh s ký t c n dùng đ bi u di n tr s Ch ng h n v i s=2 h đ m s c n hai ký t đ bi u

di n, vì th ta có khái ni m h nh phân(chia ra làm hai) T ng t nh v y, h đ m 10 và 16 còn

đ c g i là h th p phân và h th p l c phân

b H đ m th p phân

nh ngh a: là h đ m quen thu c nh t c a nhân lo i Có l h đ m này b t ngu n t vi c ng i ti n

s dùng m i đ u ngón tay đ đ m các đ v t xung quanh Ngày nay toàn th gi i th ng nh t s

d ng nh ng ký t s R p đ bi u di n h th p phân.Các ký t s đó là: 0,1,2,3,4,5,6,7,8,9 Vi c phát minh ra s 0 m i có kh n ng bi u di n s nguyên theo đúng nguyên t c đã nêu trong ph ng trình (1.1)

Ngoài ra nh chúng ta đã bi t m t s n n v n minh khác c ng phát minh ra h đ m c a mình nh Trung Qu c, La Mã c Tuy nhiên vì không có ký t s 0 nên các h đ m này đ u c n nhi u h n 10

m t bit (binary digit) i v i máy tính đi n t các bit đ c bi u di n b ng m t hi u đi n th t ng ng: m c 0 (0V-1 V), m c 1 (2v-5v)

gi n ti n trong vi c s d ng s nh phân, ng i ta còn đ t nhi u b i s c a h nh phân nh sau:

Xu t hi n nh m t cách bi u di n gi n ti n trong công ngh tin h c Vì m t s nh phân quá dài và b t

ti n khi vi t và tính toán 4 ch s nh phân đ c g p thành m t ch s th p l c phân.Nh v y có s

c a h th p l c phân là s=16 i u này có ngh a là c n có 16 ký t khác nhau đ bi u di n h th p l c phân.Các ký t đó là :0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F

Ví d bi u di n m t s nguyên:

N=2BC1h=2.163+11.162+12.161+1.160=11201D

i s th p phân ra s nh phân ho c ng c l i

đ i s s th p phân ra s nh phân hay th p l c phân, ta ch c n chia s th p phân cho c s c a

h (2 ho c 16).S d là tr s , th ng s đ c chia ti p đ tính tr s ti p theo Trong h nh phân, tr

s đ u tiên (ngoài cùng bên ph i) đ c g i lsg LSB (least significant bit) và tr s cu i cùng (ngoài cùng bên trái) đ c g i là MSB (most signifcant bit)

ây là chu n đ c m i hãng ch p nh n và đ c dùng trong b x lý toán h c c a Int l Bit d u n m

v trí cao nh t, kích th c ph n m và khuôn d ng ph n đ nh tr thay đ i theo t ng lo i s th c Giá tr s th c IEEE754-1985 đ c tính nh sau:

III CÁC LO I HèNH MÁY TÍNH CÁ NHÂN

đ m b o tớnh t ng thớch, c u trỳc ph n c ng bờn trong cỏc mỏy vi tớnh cỏ nhõn v c b n là

gi ng nhau Vỡ th chỳng ch đ c phõn lo i theo hỡnh d ng v t lý

2 B đi u khi n (Control Unit -CU) Cú nhi m v đi u khi n s ho t đ ng c a t t c cỏc thành

ph n c a h th ng mỏy tớnh theo ch ng trỡnh mà nú đ c giao thi hành

3 B s h c và logic (Arithmetic Logical Unit, th ng đ c vi t t t là ALU) Cú nhi m v th c

hi n cỏc thao tỏc tớnh toỏn theo s đi u khi n c a CU

4 Thi t b vào (Input Device) Cú nhi m v nh n cỏc thụng tin t th gi i bờn ngoài, bi n đ i sang d ng s m t cỏch thớch h p r i đ a vào b nh trong

5 Thi t b ra (Output Device) Cú nhi m v đ a thụng tin s t b nh trong ra ngoài d i d ng

nh ng d ng mà con ng i yờu c u

Thiết bị vàoINPUTDEVICE

Bộ nhớ ngoài

Thiết Bị Ra

MAIN MEMORY

Bộ Số học -logic

Các đơn vị chức năng cơ bản của máy tính điện tử

(Các đường vẽ nét đứt chỉ mối quan hệ Các đường nét liền là đường truyền dữ liệu)

• Fetch Instructions(ch l nh tìm n p): CPU ph i đ c các ch l nh t b nh

• Interpret Instructions: ch l nh ph i đ c gi i mã đ xác đ nh hành đ ng nào đ c yêu c u

• Fetch data (d li u tìm n p): S thi hành m t ch l nh có th yêu c u th c hi n m t vài thao tác s h c ho c lôgi trên d li u

• Write Data: Nh ng k t qu c a s thi hành có th yêu c u vi t d li u vào b nh ho c module vào ra

Thông th ng CPU ph i th c hi n các công vi c này, nó có th rõ dàng CPU c n m t ch ch a t m

và ra kh i CPU và đi u khi n các thao

tác c a ALU Thêm n a, hình trên còn

ph n g n nhãn internal CPU bus

Thành ph n này đ c yêu c u chuy n

d li u gi a các thanh ghi khác nhau

CPU

Control BUS Data Address BUS

M t h th ng máy tính dùng m t h th ng c p b c b nh T i các m c cao h n trong h th ng c p

b c, b nh nhanh h n, nh h n, và đ t h n (tính theo bit) Trong CPU, có t p h p các thanh ghi

ch c n ng là m c nh trên b nh chính và b nh cache trong h th ng c p b c Các thanh ghi trong CPU ph c v 2 ch c n ng chính:

• User-Visible Registers: Nó cho phép ng i l p trình ngôn ng máy ho c ngôn ng Asembly thu nh b nh chính b ng t i u hoá vi c s d ng các thanh ghi

• Control and Status Registers: Các thanh ghi này đ c s d ng b i đ n v đi u khi n CU đ

đi u khi n các thao tác c a CPU và b ng phân quy n, các ch ng trình đi u khi n h th ng

đi u khi n s th c thi c a các ch ng trình khác

Không có s riêng bi t rõ ràng gi a các thanh ghi trong hai lo i trên Ví d trên m t s máy ch ng trình đ m là thanh ghi user-visible(ví d VAX) nh ng trên nhi u máy khác l i không ph i v y Cho các

m c đích s đ c th o lu n d i đây, chúng ta s s d ng hai lo i này

User-Visible Registers:

Thanh ghi User-Visible là m t trong nh ng thành ph n đ c tham chi u b i cách th c c a ngôn ng máy đ c CPU thi hành Th c s t t c các thi t k CPU đ ng th i cung c p m t

s các thanh ghi User-Visible đ i l p v i m t thanh ghi t ng đ n gi n Chúng ta có th mô t

đ c đi m c a chúng trong các lo i sau:

X M c đích chung

X D li u

X a ch

X Mã đi u ki n Các thanh ghi m c đích chung (general-purpose registers) có th b phân chia cho các ch c

n ng khác nhau b i ng i l p trình Th nh tho ng, chúng s d ng trong t p l nh tr c giao v i thao tác ó là,b t c m t thanh ghi m c đích chung nào có th ch a đ ng toán h ng cho opcode Nó cung c p s d ng thanh ghi m c đích chung th c s Thông th òng, có các gi i

h n ví d có th có các thanh ghi cho các thao tác con tr đ ng

Trong m t s tr ng h p các thanh ghi m c đích chung có th đ c dùng cho các ch c n ng

đ c ch hoá (ví d thanh ghi gián ti p, d ch chuy n) Trong các tr ng h p khác, có m t

ph nho c s phân chia rõ ràng giã thanh ghi d li u và thanh ghi đ a ch Các thanh ghi d li u

có th đ c s d ng ch đ gi d li u và không th đ c dùng trong vi c tính toán c a m t

đi ch toán h ng.Các thanh ghi đ a ch có th t b n thân là thanh ghi m c đích chung, ho c nó

có th đ c dành h t cho ch đ đ a ch riêng

X Con tr đo n: Trong m t máy v i ph ng pháp đ a ch đo n, m t thanh ghi đo n gi

đ a ch c s c a đo n Có th có nhi u thanh ghi: ví d , m t cho h th ng đi u khi n và m t cho ti n trình hi n t i

X Thanh ghi ch s : c dùng trong ch đ đ a ch ch s và có th đ c t đ ng đánh

ch s

X Con tr ng n x p: N u có user-visible stack addressing, sau đó ng n x p tiêu bi u là trong b nh và có m t thanh ghi ch đ n đ u ng n x p.Nó cho phép đánh đ a ch tuy t đ i; đó là push,pop, và các ch l nh ng n x p khác c n không ch a m t toán

h ng ng n x p rõ ràng

Control and Status Registers:

Có r t nhi u thanh ghi CPU khác nhau đ c s d ng đ đi u khi n thao tác c a CPU H u h t chúng trên đa s máy là không h u hình v i ng i dùng M t vài thanh ghi có th h u hình v i các l nh máy

th c thi trong ch đ đi u khi n ho c trong operating-system mode

• Thanh ghi l nh (Instruction Register): ch a ch l nh đ c tìm n p g n nh t

• Thanh ghi đ a ch b nh (Memory Address Register): ch a đ a ch c a các v trí trong b

• 8 thanh ghi chung

• 4 thanh ghi d li u AX,BX, CX, DX

‚ AX: (Accumulator Register) thanh ghi tích lu các k t qu tính toán

‚ BX (Base Register) thanh ghi c s : ch đ a ch c s c a vùng nh thu c b

Khi c n truy nh p ch v i 1 byte thì byte cao hay th p đ c nh n di n H,L

*Các thanh ghi con tr , ch s :

• SP (Stack pointer) con tr ng n x p: đ a ch đ nh ng n x p SP cho phép truy xu t d dàng các đ a ch trong đo n ng n x p SS (stack segment) Giá tr trong SP mô t ph i offset c a đ a

ch ng n x p k ti p so v i đ a ch hi n t i đang đ c l u trong SS

• BP (Base pointer) con tr c s : mô t offset tính t SS nh ng còn đ c s d ng truy nh p

DL trong SS

• I (index) thanh ghi ch s : l u đ a ch offset đ i v i nh ng l nh truy nh p DL c t trong đo n DL

*Thanh ghi đo n:

B nh đ c chia thành các đo n logic (segment) dài 64kb CPU có th truy nh p 1 l n t i 4 đo n

a ch đo n ch a trong thanh ghi đo n

• Thanh ghi đo n mã CS (code Segment) nh n di n C b t đ u c a đo n ch ng trình hi n hành trong b nh

• DS (data Segment) đo n DL : đ a ch b t đ u đo n s li u

• SS (Stack Segment) đo n ng n x p: đ a ch logic đo n ng n x p

• EX (extra Segment) đo n m r ng: /c DL các chu i

*Thanh ghi c : Flag Register

9 trong s 16 bit c a thanh ghi này đ c s d ng, m i bit có th đ c thi t l p hay xoá d ch th k t

3 n v s h c và logic ALU (Arithmetic and logic unit)

n v s h c và logic (ALU) là m t ph n c a máy tính th c s th c hi n các thao tác s h c và logic trên d li u T t c các thành ph n khác c a h th ng máy tính-đ n v đi u khi n, thanh ghi, b nh ,

ch y u mang d li u vào cho ALU đ ALU x lý và sau đó đ a k t qu ra ngoài

n v s h c và logic và t t c các thành ph n đi n t trong máy tính đ u d a trên vi c s d ng các thi t b s đ n gi n có th ch a các con s nh phân, và th c hi n các thao tác boolean logic đ n

gi n

Hình trên ch ra trong m t gi i h n chung, ALU đ c k t n i v i ph n còn l i c a CPU nh th nào

D li u đ c s n sàng cho ALU trong các thanh ghi, và k t c a c a m t thao tác đ c ch a trong các thanh ghi khác Các thanh ghi là ch ch a t m th i trong CPU đ c k t n i b i các đ ng tín

hi u t i ALU ALU s đ t c nh là k t qu c a m t thao tác Ví d có tràn đ c đ t lên 1 n u k t qu

c a vi c tính toán v t quá chi u dài c a thanh ghi ch a.Giá tr c đ c ch a trong các thanh ghi trong CPU n v đi u khi n cung c p tín hi u đi u khi n thao tác c a ALU, và s di chuy n d li u vào và ra kh i ALU (C u t o c a ALU đ c mô t trong hình 1.2)

BUS

- n v đi u khi n(CU)

ALU là thành ph n ch c n ng th c s c a máy tính, Các thanh ghi dùng đ ch a d li u trong CPU,

M t vài thanh ghi ch a thông tin tr ng thái c n đ qu n lý ch l nh s p x p liên t c (ví d t tr ng thái

ch ng trình) Nh ng thanh ghi khác ch a d li u đ a đ n ho c l y t ALU, b nh , module vào ra Các đ ng d li u trong đ c dùng chuy n d li u gi a các thanh ghi, gi a các thanh ghi và ALU Các đ ng d li u ngoài liên k t các thanh ghi v i b nh và module vào ra th ng b ng ph ng

ti n c a bus h th ng n v đi u khi n t o ra các thao tác x y ra trong CPU

S thi hành m t ch ng trình bao g m các thao tác liên quan đ n các thành ph n CPU Nh chúng

ta đã th y, các thao tác này bao g m s liên t c c a các vi thao tác (vi đi u khi n) T t c các vi thao tác là m t trong các lo i sau:

• Truy n d li u t m t thanh ghi đ n thanh ghi khác

• Truy n d li u t m t thanh ghi đ n m t giao di n ngoài (ví d system bus)

• Truy n d li u t m t giao di n ngoài t i thanh ghi

• Th c hi n thao tác s h c và logic, s d ng thanh ghi đ nh n và ghi d li u

T t c các vi thao tác c n th c hi n trong m t chu k ch l nh (bao g m t t c các vi thao tác đ th c

hi n m i ch l nh trong t p ch l nh, n m trong m t trong nh ng lo i trên)

n v đi u khi n th c hi n hai công tác chính:

- S s p x p chu i (sequencing) : n v đi u khi n khi n CPU s p x p chu i vi thao tác vào m t chu i liên t c thích h p, d a trên ch ng trình đang đ c th c hi n

- S thi hành (Execution): n v đi u khi n khi n m i vi thao tác đ c th c hi n

đ n v đi u khi n thao tác d a vào vi c s d ng các tín hi u đi u khi n

Tín hi u đi u khi n:

Chúng ta đã đ nh ngh a các thành ph n đã t o ra CPU (ALU, thanh ghi, đ ng d n d li u) và các vi thao tác đang đ c th c hi n i v i đ n v đi u khi n đ th c hi n các ch c n ng c a nó, nó ph i

có d li u vào cho phép nó xác đ nh tr ng thái c a h th ng và m c ra cho phép nó đi u khi n tác

đ ng c a h th ng Có các chi ti t k thu t ngoài c a đ n v đi u khi n N i t i, đ n v đi u khi n ph i

có logíc yêu c u th c hi n chu i vi thao tác và thi hành các ch c n ng

Các yêu c u c a ph n này là liên quan v i s

t ng tác gi a đ n v đi u khi n và các thành

ph n khác c a CPU

Hình 14.4 là mô hình chung c a m t đ n v đi u

khi n, trình bày t t c các tín hi u vào và ra Tín

hi u vào là:

- Clock: đây là cách đ n v đi u khi n

“gi th i gian” n v đi u khi n t o ra

m t vi thao tác (ho c m t t p các thao Control Unit

Flag

Clock

tác đ ng th i) đ c th c hi n v i m i xung đ ng h ây là m vài l n nh c đ n nh là chu

k th i gian x lý, ho c chu kì th i gian đ ng h

- Thanh ghi ch l nh: mã ch l nh hi n t i đ c dùng đ xác đ nh vi thao tác nào đ c th c

hi n trong chu kì thi hành

- C : Có các yêu c u b i đ n v đi u khi n đ xác đ nh tr ng thái c a CPU và k t qu c a thao tác ALU tr c Ví d , đ i v i ch l nh Increment and skip-if rezo (ISZ), đ n v đi u ki n s

l ng gia PC n u c Rezo đ c đ t

- Các tín hi u đi u khi n t bus đi u khi n: Kh u ph n bus đi u khi n c a bus h th ng cung

c p tín hi u cho đ n v đi u khi n, nh là tín hi u ng t và s công nh n

M c ra là:

- Tín hi u đi u khi n trong CPU: có 2 lo i: Nó khi n d li u b di chuy n t m t thanh ghi t i các thanh ghi khác, và làm ho t đ ng các ch c n ng ALU c th

- Các tín hi u đi u khi n đi u khi n bus: C ng có 2 lo i: các tín hi u đi u khi n b nh , và tín

hi u đi u khi n module vào ra

Thành ph n m i đã đ c gi i thi u trong hình này là tín hi u đi u khi n Ba ki u tín hi u đ c s

d ng : kích ho t m t ch c n ng ALU, kích ho t các đ ng d li u, và là các tín hi u trên bus h

th ng ngoài ho c giao di n ngoài T t c các d ng tín hi u này đ c cung c p cu i cùng tr c ti p

nh các tín hi u vào hay các c ng logic riêng bi t

Chúng ta hãy xem xét l i chu k tìm n p đ xem cách đ n v đi u khi n duy tri di u khi n n v đi u khi n gi d u v t n i nó là trong chu k tìm n p T i đi m quy đ nh, nó bi t chu k tìm n p đ oc th c

hi n ti p B c đ u tiên là di chuy n các n i dung c a PC và MAR n v đi u khi n dùng nó b ng

vi c kích ho t tín hi u đi u khi n m các c ng gi a các bit c a PC và các bit c a MAR B c ti p theo là đ c m t t trong b nh vào MBR và gia l ng PC n v đi u khi n làm vi c này b ng v c

g i các tín hi u kèm theo đ ng th i

1 M t tín hi u đi u khi n m các c ng cho phép n i dung c a MAR đ a vào bus đ a ch

2 B nh đ c tín hi u đi u khi n trên bus đi u khi n

3 M t tín hi u đi u khi n các c ng cho phép n i dung bus d li u đ c ch a trong MBR

4 Các tín hi u đi u khi n thêm m t vào n i dung c a PC và ch a k t qu tr l i cho PC

Theo đó, đ n v đi u khi n g i tín hi u đi u khi n m các c ng gi a MBR và IR

(Memory buffer register)

thanh ghi đ a ch đi u khi n đ c

đ c vào thanh ghi b đ m đi u

khi n

2 N i dung c a thanh ghi b đ m

đi u khi n phát ra tín hi u đi u

ALU Flags Clock

Instruction Registers Decorder

Control Address Register Sequencing

Next Address Control

- 17 -

khi n và thong tin đ a ch ti p theo cho đ n v lôgic tu n t

3 n v logic tu n t t i đ a ch m i vào trong thanh ghi đ a ch đi u khi n d a vào thông tin đ a

ch ti p theo t thanh ghi b đ m đi u khi n và các c ALU

T t c x y ra trong m t xung đ ng h

5 M t s m r ng c a vi x lý máy tính cho đ n ngày nay

T s phát tri n c a các máy tính ch a ch ng trình đ u tiên nh ng n m 1950, đã có m t s s cách tân th c s rõ r t trong các khu v c c a t ch c máy tính Sau đây không ph i là m t danh sách hoàn ch nh, mà ch là m t vài ti n b chính k t ngày sinh c a máy tính

The Family Concept:đ c gi i thi u b i IBM v i h th ng System/360 n m 1964, ti p theo ngay sau đó là DEC v i PDP-S.Khái ni m gia đình tách riêng ki n trúc c a máy t s thi hành c a nó M

t p h p các máy tính đ c đ ngh , v i s khác nhau gi a đ c tr ng giá/tính n ng đ a ra cùng m t

ki n trúc cho ng i dùng.S khác nhau trong giá và hi u su t là b i t i s thi hành khác nhau c a cùng m t ki n trúc

n v đi u khi n vi ch ng trình (Microprogrammed Control Unit): c đ xu t b i Wikes

n m 1951, và đ c gi i thi u b i IBM trên h th ng S/360 line trong n m 1964 L p trình vi ch ng trình làm gi m b t công tác thi t k và th c hi n đ n v đi u khi n và h tr cho family concept

B nh Cache (cache Memory): u tiên đ c gi i thi u r ng rãi trên h th ng IBM S/360 Model 85

n m 1968.S thêm vào thành ph n này trong h th ng phân c p b nh c i thi n rõ r t hi u su t

Pipelining: M t bi n pháp đ a tính toán song song vào b n ch t tu n t c a m t ch ng trình ch

l nh máy Các ví d là ng d n ch l nh và x lý vector

Instruction Pipelining

Nh s ti n hoá c a các h th ng máy tính, hi u su t cao h n có th đ c đ t đ oc b i vi c n m b t các ti n b c a s phát tri n công ngh H n n a, s c i ti n t ch c c a CPU có th làm t ng hi u

su t Chúng ta đã có m t s ví d ví nh s d ng các thanh ghi b i hon là s d ng m t thanh ghi

ch a đ n, và s d ng b nh cache M t ph ng pháp t ch c khác r t thông d ng là Instruction Pipe (Còn thi u)

Chi n l c ng d n

ng d n ch l nh t ng t vi c s d ng m t dây chuy n trong k ho ch s n xu t M t dây chuy n t o

ra các thu n l i trong th c t m t s n ph m đi qua nhi u tr ng thái khác nhau c a quá trình s n xu t

B ng cách b trí ti n trình s n xu t trong m t dây truy n, các s n ph m nh ng tr ng thái khác nhau

có th đ c làm đ ng th i Ti n trình này c ng đ c quy cho là pipelining, B i vì nh trong m t ng

d n, m t s n ph m vào m i đ c ch p nh n m t đ u cu i tr c các s n ph m vào đ c ch p

nh n tr c đó xu t hi n nh s n ph m ra đ u cu i khác

6 BUS

M t máy tính bao g m các b ph n hay các đ n v c a ba thành ph n chính: CPU, h th ng nh , thi t

b vào ra, đ c liên l c v i nhau V th c ch t máy tính đ c coi là m t m ng c a các đ n v c b n

H n n a c n ph i có các đ ng đ k t n i các đ n v v i nhau T p h p các đ ng k t n i các đ n

v đ c g i là Interconnection Structure

C u trúc k t n i thông d ng nh t đ c s d ng trong máy tính là BUS

BUS là t p h p các đ ng dây k t n i hai hay nhi u thi t b v i nhau R t nhi u thi t b k t n i v i BUS, m t tín hi u đ c truy n đi t b t kì m t thíêt b nào c ng có th đ c g i đ n t t c các thi t b

k t n i v i BUS N u có hai thi t b cùng truy n d li u đ ng th i trong m t th i đi m, nh ng tín hi u này s g i lên nhau và s b sai l c, nh v y ch m t thi t b có th truy n d li u thành công trong

m t th i đi m Trong nhi u tr ng h p, BUS th c s g m nhi u đ ng liên l c, m i đ ng có kh

n ng truy n các tín hi u mô t các giá tr nh phân 0, 1 Các s nh phân đ c truy n liên t c thông qua m t đ ng, m t s đ ng c a BUS truy n các bit nh phân đ ng th i(k t n i song song)

M t h th ng máy tính ch a đ ng m t s lo i BUS khác nhau tu thu c các đ ng k t n i gi a các

b ph n các m c khác nhau c a h th ng BUS k t n i các b ph n chính c a máy g i là BUS h

th ng

BUS h th ng bao g m t 50 đ n 100 đ ng truy n riêng bi t, m i đ ng đ c phân chia m t ch c

n ng hay m t ý ngh a riêng bi t M c dù có r t nhi u cách thíêt k BUS khác nhau, nh ng trên b t k cách nào các đ ng BUS c ng phân lo i thành ba nhóm chính: BUS d li u, BUS đ a ch , BUS đi u khi n, ngoài ra có th có m t s đ ng cung c p n ng l ng cho các module tham gia BUS

BUS d li u: truy n t i d li u t i các thi t b M t BUS d li u tiêu bi u bao

g m 8, 16 hay 32 đ ng, s đ ng đ c coi là đ r ng c a BUS d li u M i đ ng ch có th mang

m t bit d li u t i m t th i đi m, s l ng đ ng xác đ nh s l ng bit có th đ c truy n trong m t

th i đi m

BUS đ a ch : dùng ch đ nh rõ ngu n g c hay đích đ n c a d li u trên BUS d li u a ch th ng là

đ a ch các c ng vào/ra, t nh trong ng n nh

BUS đi u khi n: đi u khi n vi c truy nh p và vi c s d ng các đ ng đ a ch và d li u Các đ ng

d li u và đ a ch đ c chia s cho t t c các b ph n, ph i có s đi u khi n vi c s d ng các đ ng

đó Các tín hi u đi u khi n truy n c l nh và thông tin th i gian gi a các module h th ng Tín hi u

th i gian ch ra nh ng thông tin v đ a ch và d li u h p l Các tín hi u l nh đ nh rã thao tác đ c

th c hi n

Nh ng đ ng đi u khi n tiêu bi u:

• Memory write: đi u khi n d li u trên BUS đ c vi t vào v trí đã đ c xác đ nh b ng đ a ch

• Memory read: đi u khi n vi c đ a d li u t m t v trí xác đ nh vào BUS

• I/O write: đi u khi n đ a d li u t BUS ra c ng vào/ra đã xác đ nh

• I/O read: đi u khi n vi c nh n d li u t c ng vào/ra chuy n vào BUS

• Transfer ACK: ch ra d li u đã đ c ch p nh n

• BUS request: ch ra module c n chi m quy n đi u khi n BUS

• BUS grant: ch ra module đang yêu c u đã đ c c p quy n đi u khi n BUS

• Interrupt request: yêu c u ng t t thi t b ngo i vi

• Interrupt ACK: ch p nh n ng t t CPU

• Clock: xung đ ng h dùng trong quá trình đ ng b

• Reset: kh i đ ng l i các module

Phân lo i BUS theo đ ng truy n

BUS đ ng b : đ c đi u khi n b i nh p đ ng h v i chu kì nh t đ nh Ho t đ ng c a vi x lý đòi h i

th i gian là b i s c a chu kì máy

BUS không đ ng b : không ho t đ ng theo xung đ ng h nh t đ nh, khi truy n tín hi u thi t b truy n phát tín hi u MSYN báo cho thi t b nh n ch y nhanh nh t có th , sau đó khi hoàn thành thi t b nh n phát l i tín hi u SSYN

- 19 -

Ch ng III: H TH NG NH

I KHÁI QUÁT V H TH NG NH C A MÁY TÍNH

• V trí:

X bên trong CPU (register)

X Internal memory (main memory)

X Sequential access (truy nh p tu n t ) th ng đ c dùng truy c p b ng t

X Truy nh p tr c ti p (direct memory) gi ng nh truy nh p tu n t , truy nh p tr c ti p

bao hàm vi c chia s đ c vi t c khí.Nh ng t nh c a b n ghi có đ a ch c s duy

nh t trên v trí v t lý Vi c truy nh p đ c hoàn thành b i truy nh p tr c ti p là đi đ n vùng lân c n chung c ng v i tìm ki m tu n t , đ m ho c đ i đ đi đ n v trí cu i cùng.Th i gian truy nh p có th thay đ i đ c Các lo i đ a s d ng ph ng pháp truy nh p tr c ti p

X Truy nh p ng u nhiên (Random access) : m i v trí đ a ch trong b nh là đ c nh t

Th i gian truy nh p các v trí đã cho là đ c l p v i dãy truy nh p u tiên và là h ng

s Nh v y, v trí nào c ng có th đ c ch n ng u nhiên, và đ a ch tr c ti p.B nh chính là truy nh p ng u nhiên

X Truy nh p liên k t: đây là ki u truy nh p ng u nhiên có th làm s so sánh v trí bít trong t cho m t phép toán c th và làm vi c này cho t t c các t đ ng th i Vì v y

m t t đ c tìm l i đ c d a vào chính n i dung c a nó thay vì đ a ch c a nó.V i truy nh p ng u nhiên thông th ng, m i v trí có đ a ch c khí c a mình, và th i gian tìm là h ng s đ c l p v i v trí hay m u hình truy nh p u tiên.B nh cache dùng cách truy nh p này

• S thi hành

X Th i gian truy nh p: (access time) : đ i v i truy nh p ng u nhiên đó là th i gian đ

th c hi n ho t đ ng đ c ghi ó là th i gian t khi đ a ch đã s n sàng trong b nh

đ n khi d li u đ c c t tr ho c đ c làm có th s d ng đ c i v truy nh p không ph i là ng u nhiên th i gian truy nh p là th i gian đ a v trí đ c vi t c khí đ n

v trí mong mu n

X Cycle time (chu k th i gian):

X Transfer rate: đó là t c đ d li u có th đ c truy n vào ho c ra kh i đ n v nh

• Ki u v t lý

X Bán d n

X T (magnetic)

X quang (optical)

• c tính v t lý

X Có th thay đ i/ không thay đ i

X Có th xoá đ c/ không th xoá đ c

T t c các lo i b nh đ c trình b y sau đây là truy nh p ng u nhiên ó là nh ng t nh riêng bi t

đ c truy nh p tr c ti p qua đ a ch logic

• RAM (random- access memory) : đ c đi m phân bi t là có th đ c d li u t b nh và d

dàng ghi d li u vào.Vi c đ c và ghi d li u đ c hoàn thành nh các tín hi u đi n

M t đ c tính khác c a RAM là thay đ i đ c RAM đ c nuôi b ng m t ngu n đi n n đ nh N u ngu n nuôi b ng t d li u trên RAM s m t Vì V y RAM đ c dùng làm ch tr t m th i Công ngh RAM chia làm 2 lo i: RAM t nh và RAM đ ng

X RAM t nh: giá tr nh phân đ c c t tr dùng các flip-flop truy n th ng c u hình c ng

logic Static RAM s gi đ c d li u n đ nh,t c đ nhanh

X RAM đ ng (Dinamic RAM): s d ng các t bào ch a d li u d a trên s n p đi n cho

các t đi n.Vì các t đi n có xu h ng phóng đi n nên RAM đ ng yêu c u n p đi n làm t i đ nh k đ gi thông tin

• ROM (Read only Memory)

T ng ph n v i Ram là Rom Rom ch a đ ng các ki u d li u không th b thay đ i trong m t

th i gian dài M t đ c tính c a Rom là ch có th đ c d li u t đó mà không th ghi d li u m i vào nó M t ng d ng quan tr ng c a Rom là ch a đ ng các vi ch ng trình Nh ng ng

Optical Disk Phan cap memory

X Maskable ROM: ghi khi ch t o

X PROM (Programable ROM) ch ghi m t l n

X EPROM (Erasable PROM) xoá đ c b ng tia c c tím

X Flash Rom : Flash memory có th xoá đ c b ng tín hi u đi n

X Flash Rom có th xoá và ghi l i đ c b ng tín hi u đi n Thêm n a nó có th

ch xoá các kh i nh thay vì ph i xoá toàn b chíp Flash memory s d ng m t transistor trên m t bit, và do đó giành đ c m t đ cao

ây là m i quan h gi a b nh chính l n và ch m h n v i b nh cache nh nh ng nhanh h n.B

nh cache sao chép m t ph n c a b nh chính Khi CPU c g ng đ c m t t nh c a b nh ,s

ki m tra đ c làm đ xác đ nh rõ n u t nh n m trong cache Trong tr ng h p đó, t nh đ c cung c p cho CPU N u không kh i nh c a b nh chính, bao g m m t s t nh c đ nh đ c đ c vào trong cache và sau dó t nh đ c cung c p cho CPU B i vì hi n t ng tham v n c c b , khi

kh i d li u đ c đem v trong cache đ tho mãn tín hi u tham chi u b nh , h u nh nh ng tham chi u t ng lai s là nh ng t nh khác c a kh i nh

Hình trên mô t c u trúc c a h th ng cache/Main memory B nh chính bao g m t i 2n t nh có

th đánh đ a ch , v i m i t nh có m t đ a ch n bit duy nh t Cho m c đích ánh x , b nh này coi

nh bao g m m t s c a đ dài nh ng kh i c đ nh c a m i K t nh T c là có M=2n

/ k kh i nh Cache bao g m C khe c a m i K t nh , và s c a các khe,ho c các hàng, nó coi nh ít h n s kh i

nh c a b nh chính (C<< M) T i b t k th i đi m nào, m t vài t p con c a kh i c a b nh l u trú

in các khe c a cache.N u t nh trong kh i nh c a b nh đ c đ c, kh i nh đó đ c truy n vào

1 trong các khe c a b nh cache.B i có nhi u kh i nh h n các khe, m khe riêng bi t không th

đ c nh t và th ng xuyên dành cho m t kh i riêng bi t.Vì v y, m i khe bao g m 1 nhãn đ nh n

d ng kh i riêng bi t hi n đang đ c tr Nhãn th ng là m t ph n c a đ a ch b nh chính,

Ho t đ ng đ c c a cache: khi CPU phát đ a ch , RA c a t nh s đ c đ c N u t nh đ c

ch a trong Cache,, nó s đ c cung c p cho CPU Ng c l i, kh i nh ch a t nh đó s đ c t i vào trong b nh và t nh đó s đ c cung c p cho CPU

X ánh x liên k t hoàn toàn: Full Associative Mapping

X ánh x liên k t t p h p: Set Associative Mapping

Data

1 2

3 (K word)Block

2^n-1 Word Length

0 1 2 3 Tag Block

Block Length ( K Words)

a) Main memory

b) Cache

n2 bít ti p theo xác đ nh đ ng trong cache

=Khi CPU phát ra đ a ch thì nó so sánh v i t t c các Tag đ c ghi trong cache, n u có 1 Tag nào trong cache trùng v i Tag đ a ch thì hit in cache

a ch do CPU phát ra n=32 bit

1 kh i (block) 32 byte-> n1=5 (25=32)

n2=s đ ng trong cache

9 5

14

2 2

2 32

Trong m t h th ng l p trình đ n nhi m, b nh chính đ c chia thành hai ph n: m t ph n cho h

đi u hành(resident monitor) và m t ph n cho ch ng trình đang đ c th c hi n Trong m t h th ng

l p trình đa nhi m, “user” ph n c a b nh ph i đ c chia nh h n n a cung c p cho các ti n trình

X

W0 W2 Memory Address

Main memory

Compare Set

X Hit in cache

- 25 -

ph c t p Công tác chia nh đ c qu n lý đ ng b i h đi u hành và còn đ c bi t du i tên qu n lý b

nh (memory management)

qu n lý b nh th c s là quan tr ng trong m t h th ng đa nhi m N u ch là m t vài ti n trình trong

b nh , trong h u h t th i gian t t c các ti n trình s ph i đ i vi c truy nh p vào ra và b vi x lý s

b nhàn r i Nh v y, b nh c n ph i đ nh v hi u qu đ s p đ t càng nhi u ti n trình trong b nh càng t t

tính toán và b i v y cho nên

CPU trong các h th ng l p trình đ n nhi m là nhàn r i trong h u h t th i gian

Nh ng s s p x p trong hình 7.14 không gi i thích toàn b v n đ , Th c s trong tr ng h p này, b

nh gi các ti n trình và CPU có th chuy n t i ti n trình khác khi m t ti n trình đang đ i Nh ng vi

x lý nhanh h n thi t b vào ra đ i v i t t c các ti n trình trong b nh đang đ i I/O Vì v y th m chí

v i l p trình đa nhi m, m t b CPU có th nhàn r i trong h u h t th i gian

B nh chính có th đ c m r ng, và có th đi u ti t cho nhi u ti n trình.Nh ng có hai tr ng i trong cách ti p c n này u tiên, b nh chính là r t đ t Th hai, s yêu c u b nh c a các

ch ng trình phát tri n r t nhanh khi giá b nh gi m xu ng K t qu các ti n trình ch a ch c t ng lên khi dung l ng b nh l n h n

M t gi i pháp khác là tráo đ i (swapping) đ c mô

t trong hình 7.15 Chúng ta có m t hàng đ i

(long-term queue) c a các yêu c u ti n trình đ c tr

trên đ a Nó đ c n p vào m t l n khi không gian

b nh cho phép Khi các ti n trình hoàn thành,

chúng đ c chuy n ra kh i b nh chính Bây gi ,

tr ng thái s xu t hi n là không có b t k ti n trình

nào trong b nh n m tr ng thái s n sàng úng

h n trong th i gian r i còn l i CPU tráo đ i m t

trong nh ng ti n trình tr l i đ a vào trong m t

hàng đ i trung gian ây là hàng đ i c a các ti n

Request

Figure 7.14 Queuing diagram representation of processor scheduling

Long Term Queue

Short Term

I/O I/O Queue

I/O I/O Queue

I/O I/O Queue

Main Memory

Operating System

Completed Jobs and User Sessions

Main Memory

Completed Jobs and User Sessions

Operating System

Intermediate Queue

Long Term Queue

Disk Storage

Disk Storage

(a) Simple Job Scheduling

(b) Swapping Figure 7.15 The use of swapping

b Phân vùng (Partioning)

H đi u hành chi m gi m t ph n c đ nh c a b nh Ph n còn l i c a b nh đ c phân vùng cho

vi c s d ng c a các ti n trình Lu c đ đ n gi n nh t cho b nh có th phân vùng là s d ng “các phân vùng kích th c c đ nh” (fixed-size partitions) nh đ c trình bày trong hình 7.16

Chú ý r ng,m c dù các phân vùng có kích th c c đ nh, chúng

không có kích th c b ng nhau Khi m t ti n trình đ c t i vào

b nh , nó đ c đ t vào m t phân vùng nh nh t có th

Th m chí v i vi c s d ng nh ng partition kích th c c đ nh

không b ng nhau; s có s lãng phí b nh Trong h u h t các

tr ng h p, m t ti n trình s không yêu c u chính xác dung

l ng b nh đ c cung c p b i m t phân vùng Ví d , m t ti n

trình yêu c u 128kbytes b nh có th đ c đ t vào phân vùng

dung l ng 192kbytes, lãng phí 64 kbytes không th dùng b i ti n

trình khác

M t cách ti p c n hi u qu h n là s d ng các phân vùng kích

th c thay đ i đ c Khi m t ti n trình đ c n p vào trong b

nh , nó đ c c p chính xác dung l ng b nh nó yêu c u và

không h n M t ví d trình bày trong hình 7.17 B nh chính ban đ u r ng, tr ph n cung c p cho h

đi u hành (a) Nó b m c m t “l h ng” ph n cu i b nh vì quá nh cho ti n trình th 4 Khi ti n trình 2 đ c tráo đ i ra ngoài (b) có m t ch tr ng cho ti n trình th 4 Ti n trình 4 nh h n ti n trình

2, m t l tr ng nh đ c t o ra Nh ví d đã trình bày, ph ng th c này kh i đ u t t nh ng cu i cùng d n đ n m t tr ng thái trong đó có r t nhi u “l tr ng nh ” trong b nh Càng ngày, b nh càng b phân m nh và không t n d ng đ c b nh M t k thu t kh c ph c v n đ này là

“compaction” T đó tr đi, h đi u hành luân chuy n các ti n trình trong b nh đ đ t t t c “l

tr ng” l i v i nhau trong m t kh i đây là m t th t c lãng phí th i gian, lãng phí th i gian s lý c a CPU

Tr c khi xem sét cách gi i quy t v i s thi u sót c a s phân vùng, chúng ta ph i gi i quy t m t

v n đ N u ng i đ c cân nh c m t chút, nó có th tr lên rõ ràng r ng m t ti n trình h u nh không đ c t i vào trong cùng m t ch trong b nh m i l n nó đ c tráo đ i vào H n n a, n u

“compaction” đ c th c hi n m t ti n trình có th ph i luân chuy n trong b nh chính Bây gi , ti n trình trong b nh bao g m các ch l nh và d li u Các ch l nh s bao g m đ a ch các v trí trong b

d ng

c Phân trang

C các phân vùng kích th c c đ nh và thay đ i đ u không hi u qu trong vi c s d ng b nh Gi

đ nh, b nh đã đ c phân vùng vào các chunks liên k t nh có kích th c c đ nh b ng nhau, và

m i ti n trình cùng đ c phân chia vào trong m t s các chunks đó Sau đó các chunks c a m t

ch ng trình, đ c g i là các “trang”, có th đ c phân b vào các chunks có th trong b nh , g i

OperatingSystem128k64K

384K256K192K

Figure 7.16 Example ofFixed Partioning

- 27 -

là các frame (khung), ho c trang khung.T t nhiên ph n b nh lãng phí c a ti n trình này là m t ph n

nh trên trang cu i cùng

Hình trên trình bày m t ví d v vi c s d ng các trang và các khung m i đi m th i gian

đã cho, m t vài khung trong b nh đ c s d ng và m t vài khung tr ng Danh sách các khung

tr ng đ c duy trì b i h đi u hành Ti n trình A, đ c tr trên đ a, bao g m b n trang Khi đ n th i gian n p ti n trình này, h đi u hành tìm 4 khung tr ng và n p b n trang c a ti n trình A vào trong

b n khung đó

Bây gi gi đ nh, nh trong ví d này, không có các khung tr ng k ti p đ gi ti n trình Nó có ng n

c n h đi u hành n p t i ti n trình không? Câu tr l i là không, b i vì chúng ta có th s d ng l i khái

ni m đ a ch logic M t đ a ch c s đ n gi n s không đ H n n a h đi u hành duy trì m t b ng trang cho m i ti n trình B ng trang l u gi v trí các khung cho m i trang c a ti n trình Tromg

ch ng trình, m i đ a ch logic bao g m m t s hi u trang và m t đ a ch quan h trong trang Trong

tr ng h p phân vùng đ n gi n m t đ a ch logic là v trí c a m t t ch t i đi m kh i đ u c a ch ng trình; CPU biên d ch nó thành đ a ch v t lý V i phân trang s biên d ch đ a ch lôgic-v t lý v n đ c làm b i ph n c ng CPU Bây gi CPU ph i bi t cách truy nh p b ng trang c a ti n trình hi n t i Trình di n v i m t đ a ch logic (s hi u trang, đ a ch liên quan), CPU s d ng b ng trang đ đ a ra

đ a ch v t lý (s hi u khung, đ a ch liên quan)

Con đ ng này gi i quy t v n đ đ n gi n h n B nh chính đ c chia thành các khung nh có kích th c b ng nhau M i ti n trình đ c chia vào các trang khung(frame-size page) Các ti n trình

nh h n yêu c u ít trang h n các ti n trình l n Khi m t ti n trình đ c n p vào, các trang c a nó

đ c t i vào các khung r i và m t b ng trang đ c thi t l p

2 B nh o

a Yêu c u phân trang

V i vi c s d ng phân trang, các h th ng ch ng trình đa nhi m tr lên th c s hi u qu Vi c chia

nh m t ti n trình vào các trang d n đ n s phát tri n c a m t kháI ni m quan tr ng khác: b nh

o

hi u b nh o, chúng ta ph i tìm hi u v b n đ phân trang S tìm hi u ch n l c này là yêu c u phân trang, chúng ch đ n gi n là m i trang c a ti n trình đ c đ a vào trong b nh ch m t khi chúng đ c c n đ n, đó là yêu c u

Xem xét m t ti n trình l n, bao g m m t ch ng trình dài c ng v i m t s l ng l n các m ng d

li u Trong b t k chu trình nào, s th c hi n có th b h n ch ch m t section(đo n) ch ng trình(ví

d m t th t c con).và có l ch m t ho c hai m ng d li u đ c dùng ây là nguyên t c đ nh

h ng S r t lãng phí khi t i vào r t nhi u trang cho ti n trình này khi ch m t vài trang đ c dùng

tr c đó khi chu ng trình t m treo Chúng ta có th s d ng b nh t t h n b ng vi c t i vào ch m t vài trang Sau đó, n u ch ng trình phân nhánh t i m t ch l nh trên m t trang không n m trong b

nh chính, ho c n u ch ng trình tham chi u d li u trên m t trang không n m trong b nh , m t ngo i l l i trang s x y ra Nó yêu c u h đi u hành n p các trang đã yêu c u vào b nh

h v y, b t k th i đi m nào, ch m t vài trang c a ch ng trình là n m trong b nh và b i v y r t nhi u ti n trình có th đ c duy trì trong b nh H n n a, th i gian đ c ghi l i b i vì nh ng trang không đ c dùng không đ c tráo đ i vào ra trong b nh Tuy nhiên, h đi u hành ph i khéo léo

qu n lý b n đ phân trang Khi nó n p m t trang vào, nó ph i đ y m t trang khác ra N u nó đ y ra

m t trang v a đ c s d ng, sau đó nó s ph i tìm l i trang đó ngay l p t c R t nhi u trong chúng

d n t i m t tr ng thái đ c g i là Thrashing: ti n trình tiêu t n h u h t th i gian tráo đ i các trang

h n là th c hi n các ch l nh Vi c tránh thrashing đã là m th nghiên c u chính trong th p niên 70 và

d n đ n nhi u gi i thu t ph c h p đa d ng nh ng hi u qu

V i yêu c u phân trang, nó không c n thi t t i toàn b ch ng trình vào trong b nh chính Th c t

có m t k t qu rõ r t: các ti n trình có th l n h n b nh chính M t trong nh ng gi i h nh n n t ng trong l p trình đã đ c nâng lên Không yêu c u phân trang, m t l p trình viên ph i nh n th c sâu

s c v dung l ng b nh cho phép N u ch ng trình đ c vi t quá l n, l p trình viên ph i ngh ra con đu ng c u trúc ch ng trình vào trong các b ph n nh có th đ c n p vào t i m t th i đi m

V i yêu c u phân trang, công vi c đó đ c giao phó cho h đi u hành và ph n c ng Ng i l p trình

s đ c phân phát m t b nh r t l n, kích th c liên k t v i thi t b l u tr ngoài H đi u hành s

d ng yêu c u phân trang đ n p các ph n c a ti n trình vào b nh chính

B i vì m t ti n trình th c hi n ch trong b nh chính, ch b nh chính đ c tham chi u nh là b

nh th c s Nh ng m t l p trình viên, ho c ng òi dùng nh t th y m t b nh l n h n r t nhi u-

đ c đ nh rõ trên đ a c ng Nó đ c tham chi u đ n nh là b nh o

B nh o cho phép l p trình đa nhi m hi u qu và gi m nh nh ng ép bu c không c n thi t c a

trình (hay m t nhi m v )yêu c u truy nh p m t

đ a ch logic, VXL biên d ch đ a ch logic này sang

x lý ngo i l này n p trang c n truy nh p t đ a c ng v b nh v t lý (có th n p m t trang khác t

b nh v t lý lên đ a c ng đ l y ch ).Sau khi trang c n truy nh p có m t trong b nh v t lý, l nh return t ch ng trình x lý ngo i l khi n b vi x lý th c hi n l nh đã gây ra ngo i l #PF Thông tin

mà b vi x lý dùng đ ánh x đ a ch tuy n tính vào không gian đ a ch vaat lý (c ng nh đ t o ngo i

l “ l i trang”) đ c l u tr trong danh m c trang (PDE) và b ng trang Danh m c trang và b ng trang

đ u n m trong b nh v t lý

c Cách qu n lý trang và ph ng pháp biên d ch đ a ch tuy n tính

Máy tính qu n lý b nh phân trang d a trên danh m c trang, b ng trang và trang

X Danh m c trang: T h p các giá tr 32 bit, đ c g i là PDE (page-directory entry) Danh

m c trang có chi u dài b ng m t trang (4kbyte) và ch a 1024 PDE

X B ng trang : t h p các giá tr 32 bit, đ c g i là PTE, b ng trang c ng có chi u dài b ng

1 trang(4kbyte) và ch a t t c 1024 PTE N u dùng trang kích th c 4 Mbyte hay 2 Mbyte thì b vi x lý không c n đ n PTE Các trang l n (4 hay 2 Mb) đ c ánh x tr c ti p t danh m c trang

X Trang (page) không gian đ a ch ph ng có kích th c 4 kbyte, 4 Mbyte,

X B ng con tr danh m c trang : t h p 3 giá tr 64 bit, m i giá tr tr đ n m t danh m c trang C u trúc này ch đ c dùng khi m r ng không gian đ a ch lên 36 bit

Biên d ch đ a ch tuy n tính (4kbyte)

Hình v cho ta th y cách dùng danh m c trang và b ng trang khi ánh x đ a ch tuy n tính sang trang4 kbyte Giá tr trong danh m c trang tr đ n m t v trí trong b ng trang, giá tr t ng ng trong

b ng trang tr đ n trang c n truy nh p trong b nh v t lý C chiees này cho phép truy nh p 220

trang hay m t không gian b nh v t lý g m (232 byte = 4 Gbyte)

Data

Virtual Address

Physical Address

MMU:MemoryManagerment Unit

- 29 -

biờn d ch đ a ch tuy n tớnh sang đ a ch v t lý, đ a ch tuy n tớnh đ c chia làm 3 ph n:

X Giỏ tr danh m c trang: bit 22 đ n 31, là giỏ tr l ch c a m t v trớ (PDE) trong b ng danh

m c (cú t t c 210 PDE), PDE cho bi t v trớ b ng trang c n truy nh p

X Giỏ tr b ng trang: bit 12 đ n bit 21 là giỏ tr l ch c a m t v trớ (PTE) trong b ng trang PTE cho bi t đ a ch c s c a m t trang trong b nh v t lý

X a ch l ch trong trang: bit 0 đ n bit 11 cho bi t v trớ c a byte c n truy nh p trong trang

đ c tr n b ng giỏ tr PTE

a ch c s c a danh m c trang

a ch c s c a danh m c trang hi n t i đ c l u tr trong thanh ghi đi u khi n CR3 (vỡ v y thanh ghi này cũn đ c g i là thanh ghi c s danh m c trang PDBR-page directory base register) N u dựng c chiees phõn trang, thanh ghi PDBR c n đ c n p ngay khi kh i đ ng mỏy (tr c khi cho phộp c ch phõn trang) N i dung c a thanh ghi PDBR cú th đ c thay đ i t đ ng khi thay đ i nhi m v b ng l nh MOV

3 S phõn đo n

Cú m t cỏch qu n lý b nh khỏc g i là phõn đo n b nh Trong khi vi c phõn trang cho phộp cung

c p cho l p trỡnh viờn m t khụng gian đ a ch l n h n, s phõn đo n th ng cung c p cho l p trỡnh viờn m t ti n ớch cho vi c t ch c cỏc ch ng trỡnh và d li u, và nh là m t ph ng ti n cho vi c tớch h p quy n u tiờn và cỏc thu c tớnh b o v v i cỏc ch l nh và d li u

S phõn đo n cho phộp ng i l p trỡnh xem xột b nh nh là vi c bao g m nhi u khụng gian đ a ch hay cỏc đo n Cỏc đo n là bi n đ i, đ ng v kớch th c c bi t, ng i l p trỡnh ho c h đi u hành

s phõn b cỏc ch ng trỡnh và d li u vào cỏc đo n khỏc nhau Cú th cú m t s l ng cỏc đo n

ch ng trỡnh cho cỏc ki u ch ng trỡnh khỏc nhau gi ng nh m t s l ng cỏc đo n d li u M i

đo n cú th đ c phõn b truy nh p và quy n s d ng S tham chi u b nh bao g m m t d ng đ a

ch Cỏch t ch c này cú m t s thu n l i cho ngu i l p trỡnh so v i khụng gian đ a ch khụng phõn

Biên dịch địa chỉ tuyến tính (trang 4 kbyte)

CR3(pdbr )

Danh mục bảng bảng trang

3 Nó t giúp vi c chia s gi a các ti n trình M t l p trình viên có th đ t m t ch ng trình ti n ích ho c m t b ng d li u h u d ng trong m t đo n có th đ c đánh đ a ch b i m t ti n trình khác

4 Nó t b o v mình Khi m t đo n có th đ c xây d ng đ ch a đ ng m t t p các ch ng trình ho c d li u đã đ c đ nh ngh a, l p trình viên ho c nhà qu n tr m ng có th phân b quy n u tiên truy nh p trong m t ki u phù h p

Nh ng thu n l i này không có s n v i vi c phân trang,(vi c phân trang là không th y đ c v i l p trình viên) Nói cách khác, chúng ta đã nhìn th y k thu t phân trang cung c p m t ki u qu n lý b

- Nhóm tín hi u d li u: S đ ng dây d li u quy t đ nh đ dài t nh c a m ch nh Thông th ng ng i ta hay nói rõ dung l ng và đ dài t nh cùng m t lúc Ví d m ch

nh : 1K x 8

- Nhóm tín hi u ch n vi m ch (ch n v ): Các tín hi u ch n v là CS (chip select) ho c CE (chip enable) th ng đ c dùng đ ch n ra vi m ch nh c th đ c ghi / đ c Tín hi u

m ch nh Ram th ng là CS ROM là CE Các tín hi u ch n v th ng n i v i đ u ra c a

m ch gi i mã đ a ch Khi m t m ch nh không đ c ch n thì bus d li u c a nó b treo (

tr ng thái tr kháng cao)

- Nhóm tín hi u đi u khi n: M t m ch nh RAM th ng có 1 tín hi u đi u khi n là R/W đ

đi u khi n quá trình ghi / đ c N u m ch nh RAM có 2 tín hi u đi u khi n thì đó là WE (write enable) đ đi u khi n ghi và OE đ đi u khi n đ c Hai tín hi u này ph i ng c pha nhau đ đi u khi n vi c ghi đ c m ch nh

- 31 -

2 Gi i mó đ a ch cho b nh

M i m t m ch nh ghộp n i v i CPU c n ph i đ c CPU quy chi u t i m t cỏch chớnh xỏc khi th c

hi n thao tỏc ghi / đ c i u đú cú ngh a là m i m ch nh ph i đ c gỏn cho m t vựng riờng bi t cú

đ a ch xỏc đ nh n m trong khụng gian đ a ch t ng th c a b nh Vi c gỏn đ a ch c th cho t ng

- Tớn hi u đ a ch : là cỏc bit đ a ch cú quan h nh t đ nh đ n vi c ch n v đ u ra

Thụng th ng khi thi t k m ch gi i mó ng i ta th ng tớnh dụi ra đ d phũng, sao cho sau này co

CSn

Các tínhiệu chọnvỏ

tínhiệu

địa chỉ

tínhiệu

điềukhiển

Mạch giải mã địa chỉ tổng quát

S chân đ a ch trong CPU 8088 là 20 chân đánh s t A0 đ n A19 Trong m ch gi i mã này ERPROM dung l ng 2KB -> s d ng 11 bít đ a ch th p t A0 đ n A10 đ ch n t nh trong ERPROM Các bít cao còn l i A11đ n A19 k t h p v i xung IO/M (đã đ c đ o) đ t o xung ch n v cho 2kb đ t t i vùng nh cao nh t c a CPU 8088

V i đ a ch vùng nh nh trên c n 20 bit đ a ch đ mã hoá : A0 ÷A19

dung l ng c a EPROM là 8 kb -> c n 13 bit đ a ch đ xác đ nh t nh (ô nh )-> s d ng 13 bit th p

đ mã hoá: A0÷A12

Các bit đ a ch A13÷A15 đ c đ a vào các đ u vào ch n A, B, C c a b gi i mã ls138 đ ch n EPROM

t ng ng

Các chân còn l i A16 ÷A18 qua m ch NAND đ a vào chân G2a

tín hi u IO/M đ c đ a vào chân G2b

X D n h ng biên d ch: toán t ch a toán t gi (pseudo_op), các toán t gi này không đ c

d ch sang mã máy mà ch báo cho ch ng trình d ch làm vi c gì đó

Toán h ng

X Toán h ng: xác đ nh d li u s đ c thao tác

X Toán h ng: ích, Ngu n

Các nhóm l nh c a CPU

Ngôn ng máy (Machine Language):

Ch ng trình đ a vào b nh cho máy th c hi n theo nhi u d ng, d ng c b n nh t mà máy có th

hi u ngay đ c g i là ngôn ng máy Tu theo CPU mà ngôn ng máy có d ng nh t đ nh, ch ng trình vi t b ng ngôn ng máy th c hi n r t nhanh và chi m ít ch trong b nh , tuy nhiên ch ng trình khó vi t và khó nh

H p ng (Assembly)

Ngôn ng giúp l p trình viên vi t ch ng trình đ dàng h n, thay cho ngôn ng máy M t l nh c a

h p ng t ng đ ng nh m t l nh c a ngôn ng máy nh ng thay vi t ch ng trình d i d ng nh phân s dùng kí hi u t ng tr ng

bi u di n các nhóm l nh CPU, dùng t p l nh H p ng dùng cho VXL 8086 Intel Các nhóm l nh bao g m:

L nh MOV(move): chuy n d li u gi a các thanh ghi, gi a 1 thanh ghi và 1 ô nh , ho c tr c ti p 1 s

vào 1 thanh ghi hay ô nh

Cú pháp:

- 35 -

L nh XCHG(exchange): hoán chuy n n i dung c a 2 thanh ghi, 1 thanh ghi và 1 ô nh

Cú pháp:

XCHG đích,ngu n

Chú ý: 1 l nh trên không h p l khi c đích và ngu n là các ô nh

L nh LEA (load effective address): n p đ a ch th c(hi u d ng)

Hàm 9h c a ng t 21h yêu c u đ a ch t ng đ i c a chu i kí t ch a trong DX, th c hi n đi u này dùng l nh LEA

CPU liên l c v i các thi t b ngo i vi qua các thanh ghi vào/ra hay các c ng vào/ra Có 2 l nh truy

nh p tr c ti p các c ng đó là l nh IN và OUT, tuy nhiên ít s d ng

L nh INT: dùng đ g i các ch ng trình con ng t c a DOS và BIOS

Ng t 22h-26h: các ph c v qu n lý CTRL + BREAK, các l i nghiêm tr ng và truy nh p tr c

ti p đ a

Ng t 27h: k t thúc ch ng trình và l i th ng trú

Ng t 21h: g i các hàm:

Hàm 0h: k t thúc ch ng trình

Hàm 1h: vào t bàn phím : đ i đ c 1 ký t t thi t b vào chu n sau đó đ a kí t đó

t i thi t b ra và tr v mã ASCII c a d li u trong DL

• AH = 01h

• AL = kí t vào Hàm 2h: hi n th : đ a kí t trong DL ra thi t b ra chu n

• AH = 02h

• DL = kí t ra Hàm 5h: in ra: đ a d li u trong DL ra thi t b in

• AH = 5h

• DL = kí t ra Hàm 9h: in chu i: đ a chu i kí t ra thi t b chu n

• AH = 9h

• DS:DX con tr đ n chu i kí t k t thúc b ng $ Chú ý: hàm 2h c a ng t 21h c ng có th s d ng đ th c hi n 1 ch c n ng đi u khi n n u

DL ch a mã ASCII c a kí t đi u khi n, hàm này s thi hành ch c n ng đó:

Các ch th ADD, SUB, INC, DEC

Các ch th ADD(add) và SUB(subtract): đ c s d ng đ c ng ho c tr n i dung c a 2 thanh ghi, 1 thanh ghi và 1 ô nh ho c c ng tr 1 s vào thanh ghi hay 1 ô nh

INC WORD; WORD nh n giá tr WORD + 1

L nh NEG (negavi): l nh NEG dùng ph đ nh n i dung c a toán h ng đích, thay th n i dung b i

Các l nh MUL(Multiply) và IMUL(Integer MUL)

Khi xét các s có d u và không d u thì k t q a th c hi n phép toán là khác nhau, v i các s có d u ta dùng l nh IMUL, các s không d u ta dùng l nh MUL

Cú pháp:

- 37 -

Khi nhân các byte v i nhau, 1 s đ c ch a trong toán h ng ngu n, s còn l i đ c gi thi t đã ch a trong AL Toán h ng ngu n có th là 1 thanh ghi hay ô nh

Các l nh DIV(Device) và IDIV(Integer DIV)

Khi xét các s có d u và không d u thì k t q a th c hi n phép toán là khác nhau, v i các s có d u ta dùng l nh IDIV, các s không d u ta dùng l nh DIV

Cú pháp:

D ng byte: s chia là thanh ghi hay ô nh 1 byte, s b chia: 16 bit đ c gi đ nh ch a trong AX

th ng 8 bit ch a trong AL, s d 8 bit trong AH

D ng word: s chia 16 bit, s b chia gi đ nh ch a trong DX:AX, th ng 16 bit ch a trong AX, s d

S 5 mã ASCII là 35h vì v y khi đ i ra giá tr th p phân th c hi n phép AND AL v i 0Fh

i ch th ng thành ch hoa: có th dùng l nh SUB(SUB đích,20h) ho c dùng l nh AND: AND đích,0DFh

Xoá 1 thanh ghi:

L nh TEST: th c hi n phép AND gi a toán h ng đích v i toán h ng ngu n nh ng không làm thay đ i toán h ng đích mà ch thi t l p c

T ng t nh v y có l nh SAL(Shift Arithmetic Left)

L nh SHR(Shift Right): d ch các bit c a toán h ng sang trái 1 v trí:

giá tr 0 s đ c đ a vào v trí bên ph i nh t c a toán h ng, còn LSB c a nó s đ c đ a vào CF N v trí

LOOP Top; quay l i

L nh RCL: quay trái qua c nh

L nh RCL(Rotate Carry Left): d ch các bit c a toán h ng đích sang trái Bit MSB đ c đ t vào CF, giá

tr c a CF đ c đ a vào bit ph i nh t(LSB) c a toán h ng đích

SHL AL,1; l y 1 bit vào CF

N u đi u ki n c a l nh nh y tho mãn, l nh có nhãn đích s đ c th c hi n L nh này có th tr c

ho c sau l nh nh y N u đi u ki n không tho l nh ngay sau l nh nh y đ c th c hi n

JG/JNLE Nh y n u l n h n, nh y n u không nh h n hay

b ng (Jump if Greate, Jump if Not Less than or Equal)

JNE/JNZ Nh y n u không b ng nhau, n u k t qu khác 0 ZF=0