Mạch khuếch đại công suất với cấu trúc đơn giản, hiệu suất cao cho ứng dụng 5g băng tần 6 ghz

Mạch khuếch đại công suất với cấu trúc đơn giản, hiệu suất cao cho ứng dụng 5G băng tần 6 GHz Trần Thị Thu Hương∗, Lương Duy Mạnh∗ ∗ Khoa Vô tuyến điện tử Đại học Kỹ thuật Lê Quý Đôn Email huongttt 10[.]

Mạch khuếch đại công suất với cấu trúc đơn giản, hiệu suất cao cho ứng dụng 5G băng tần

6 GHz

Trần Thị Thu Hương∗, Lương Duy Mạnh∗

∗ Khoa Vô tuyến điện tử Đại học Kỹ thuật Lê Quý Đôn Email: huongttt_10385@mta.edu.vn

công suất băng tần 6 GHz, hướng đến ứng dụng cho thông

tin 5G trong tương lai So với các phương pháp truyền

thống, mạch được thiết kế với cấu trúc đơn giản, chỉ tập

trung tối ưu các tham số mạch tại tần số cơ bản nhằm đảm

bảo hiệu suất đủ cao vừa đạt được kích thước tương đối

nhỏ gọn với chi phí thấp Kết quả đồng mô phỏng mạch

cấp độ trường điện từ và mạch nguyên lý cho thấy, mạch

cho công suất ra 4 W, hệ số khuếch đại công suất trên

12 dB với hiệu suất 62.0% tại tần số 6 GHz và trên 55%

trong băng thông 200 MHz từ 5.88 GHz tới 6.08 GHz.

I GIỚI THIỆU Truyền thông thế hệ thứ 5 (5G: 5th Generation) bắt

đầu từ năm 2019 và đang được triển khai rộng rãi hiện

nay với hàng loạt các nghiên cứu lý thuyết và ứng dụng

Hệ thống 5G có nhiều sự cải tiến vượt bậc so với hệ

thống 4G về tốc độ truyền dữ liệu, số lượng người dùng

và thời gian giữ chậm truy nhập Cụ thể, tốc độ truyền

dữ liệu cực đại cao gấp 20 lần, số lượng người dùng

cực đại trên đơn vị diện tích lớn hơn 10 lần và thời

gian giữ chậm truy nhập giảm đi 10 lần [1] Dải tần

cho các ứng dụng 5G gồm băng tần sub-6 GHz và dải

sóng mm Hệ thống thông tin 5G ứng dụng công nghệ

đa đầu vào-đa đầu ra (mMIMO: massive Multiple

Input-Multiple Output), trong đó máy phát sử dụng rất nhiều

anten và mỗi anten được kết nối tới một bộ khuếch đại

công suất riêng [2] Một trong các thành phần quan

trọng nhất trong hệ thống thông tin 5G là bộ khuếch

đại công suất (PA: Power Amplifier) vì bộ khuếch đại

công suất (KĐCS) có giá thành cao nhất, tiêu thụ năng

lượng nhiều nhất so với các mạch khác trong hệ thống,

ngoài ra nó có vai trò quyết định đến các chỉ tiêu quan

trọng của tuyến phát như: công suất phát, độ tuyến tính

và năng lượng tiêu thụ Có hai xu hướng thiết kế bộ

khuếch đại công suất chính hiện nay đó là hiệu suất cao

và độ tuyến tính lớn Tùy thuộc vào ứng dụng cụ thể

để lựa chọn phương pháp thiết kế phù hợp, tuy nhiên vẫn phải đảm bảo các chỉ tiêu còn lại trong giới hạn cho phép Chỉ tiêu về hiệu suất là khả năng biến đổi năng lượng một chiều thành năng lượng tín hiệu xoay chiều có ích ở đầu ra Do đó, hiệu suất là chỉ tiêu quan trọng nhất trong các ứng dụng yêu cầu về tiết kiệm năng lượng Đây là chỉ tiêu thiết yếu trong nâng cao tuổi thọ của thiết bị, đặc biệt là đối với các thiết bị cho ứng dụng

cơ động và có giá thành cao Các chế độ công tác của bộ KĐCS liên quan đến hiệu suất bao gồm các chế độ công tác truyền thống phân loại theo góc cắt A, AB, B, C và các chế độ trong đó transistor hoạt động như chuyển mạch (switch) gồm chế độ D, E, F Các bộ KĐCS chế

độ chuyển mạch có khả năng đạt hiệu suất cao hơn so với các chế độ truyền thống, tuy nhiên cần áp dụng các

kỹ thuật đặc biệt như gia công điện áp và dòng điện đầu

ra transistor nhằm giảm khu vực chồng lấn giữa điện áp

và dòng điện, giúp giảm công suất tổn hao trên transistor

và phương pháp xử lý hài bậc cao [2] Nhược điểm của các mạch khuếch đại công suất chế độ chuyển mạch là kích thước và độ phức tạp tương đối cao, đặc biệt là khi

xử lý hài sử dụng các stub ngắn/hở mạch sẽ làm tổn hao mạch tăng lên và giới hạn dải tần làm việc của mạch Chất lượng bộ KĐCS phụ thuộc không chỉ vào phương pháp thiết kế mà còn phụ thuộc vào chất lượng phần

tử trong mạch, đặc biệt là công nghệ phần tử tích cực hay transistor Transistor GaN HEMT có điện áp đánh thủng và độ linh động điện tử cao, cho phép hoạt động

ở điện áp cao, dải tần hoạt động lớn và đạt được hiệu suất cao [3] Phương pháp chế tạo và đóng gói của GaN HEMT làm cho giá thành sản phẩm thấp [4] Một số nghiên cứu trước đây khi thiết kế tầng khuếch đại công suất đơn đã sử dụng phương pháp xử lý hài để tăng hiệu suất, tuy nhiên kích thước mạch tương đối lớn Nhóm tác giả J Enomoto, R Ishikawa, và K Honjo [5] đã

Mҥch PHTK ra Mҥch PHTK

vào

Mҥch

ÿӏnh thiên

Mҥch

ÿӏnh thiên

Hình 1: Sơ đồ khối mạch khuếch đại công suất.

thiết kế mạch khuếch đại công suất sử dụng kỹ thuật xử

lý hài bậc hai có kích thước mạch 64 mm × 50 mm và

đạt được hiệu suất PAE (Power Added Efficiency) cực

đại 79% tại tần số 2.02 GHz Nhóm tác giả K Unal

và M B Yelten đã thiết kế mạch khuếch đại công suất

đạt được hiệu suất 56.5% tại tần số 3.6 GHz [6] Một

nghiên cứu khác của tác giả Y Park và các đồng nghiệp

đã dùng phương pháp điều khiển hài độc lập để thiết

kế mạch khuếch đại công suất tại tần số cao hơn là 5.8

GHz và đạt được hiệu suất PAE cực đại bằng 63.5% [7]

Các nghiên cứu [5] và [7] được đề cập đều sử dụng kỹ

thuật triệt hài dùng các stub để đạt được hiệu suất cao,

dẫn đến kích thước mạch lớn và dải thông bị hẹp lại do

các stub tương đương như các khung cộng hưởng có độ

phẩm chất lớn

Trong bài báo này, nhóm tác giả đề xuất thiết kế một

bộ KĐCS với cấu trúc đơn giản, nhỏ gọn, không sử

dụng các stub triệt hài Bộ KĐCS sử dụng transistor

GaN HEMT của Qorvo với chi phí thấp và dải tần làm

việc rộng Các mạch phối hợp trở kháng (PHTK) được

thiết kế dạng bộ lọc thông thấp với các đường truyền trở

kháng nhảy bậc trên vật liệu RO4350B của Rogers [8],

[9] Mục tiêu thiết kế hướng đến kích thước nhỏ gọn,

hiệu suất cao mà vẫn đảm bảo các chỉ tiêu kỹ thuật trong

dải tần công tác của băng tần 6 GHz Phần còn lại của

bài báo được tổ chức như sau Phần II mô tả phương

pháp thiết kế cụ thể cho từng phần của mạch Phần III

minh họa và phân tích, đánh giá các kết quả mô phỏng

mạch Kết luận bài báo được trình bày trong phần IV

II PHƯƠNG PHÁP THIẾT KẾ

Sơ đồ khối của mạch KĐCS đơn được mô tả trong

Hình 1 Mạch gồm các thành phần chính: phần tử tích

cực GaN HEMT của Qorvo mã hiệu TGF2977-SM, các

mạch phối hợp trở kháng (PHTK) vào/ra và mạch định

thiên Thông thường, để cải thiện hiệu suất, kỹ thuật

triệt hài thường được sử dụng và yêu cầu phải có thêm

một số phần tử như các stub để tạo ra các điều kiện trở

kháng tại hài bậc cao, điều này sẽ làm cho kích thước mạch tăng lên và dải thông bị thu hẹp lại đáng kể Để đơn giản hóa phương pháp thiết kế và giảm kích thước mạch, mạch phối hợp trở kháng vào/ra trong bài báo này chỉ thực hiện nhiệm vụ phối hợp trở kháng tại tần

số cơ bản, các điều kiện trở kháng tại các hài bậc cao

sẽ được thỏa mãn nhờ điều chỉnh đặc tuyến tần số của mạch PHTK Tần số hoạt động cơ bản được chọn là 6 GHz, nhằm phục vụ cho các ứng dụng 5G băng tần

sub-6 GHz Phần tử khuếch đại là transistor TGF2977-SM của hãng Qorvo, có kích thước đóng gói 3 mm × 3 mm Transistor loại GaN trên SiC HEMT có mức công suất

5 W tại điểm nén 3 dB và dải tần làm việc từ DC tới 12 GHz Phương pháp thiết kế mạch phối hợp trở kháng vào/ra sử dụng bộ lọc thông thấp dạng Chebyshev và được hiện thực bằng các đường truyền nhảy bậc Việc loại bỏ các stub trong mạch PHTK giúp giảm tổn hao và cải thiện dải thông cho mạch Mạch KĐCS được thiết kế trên phần mềm Keysight ADS phiên bản 2019 của hãng Keysight Vật liệu điện môi được sử dụng là RO4350B của Rogers với hằng số điện môi εr = 3.48 và hệ số tổn hao tanδ = 0.0037 tại tần số 10 GHz

A Mạch phối hợp trở kháng vào

Mạch phối hợp trở kháng vào được thiết kế sử dụng phương pháp mạch lọc thông thấp dạng Chebyshev có

sơ đồ như Hình 2 Bộ lọc thông thấp có nhiệm vụ biến đổi trở kháng 50 Ω thành trở kháng nguồn ZS Theo datasheet của transistor do nhà sản xuất cung cấp thì trở kháng nguồn cho hiệu suất tối ưu tại tần số 6 GHz

là ZS = 6.601 − j ∗ 22.501 Ω Sơ đồ nguyên lý của mạch phối hợp trở kháng vào dùng mạch dải được mô

tả trong Hình 3 Mạch gồm ba đường truyền siêu cao tần mắc nối tiếp có độ rộng khác nhau, tương ứng với trở kháng đặc tính khác nhau Kích thước của mạch được tính toán từ mạch phần tử tập trung lý tưởng, sau đó điều chỉnh tối ưu ở cấp độ nguyên lý và cấp độ trường điện từ (EM) để đạt được các chỉ tiêu phối hợp như mong muốn Hình 4 minh họa đặc tính phối hợp của mạch phối hợp trở kháng vào theo tần số Kết quả mô phỏng cho thấy, mạch đạt được hệ số phản xạ S11 cực tiểu −26.535 dB và hệ số truyền S21đạt −0.261 dB tại tần số 6 GHz Các chỉ tiêu đạt được của mạch PHTK vào là tốt và phản ánh độ chính xác của quy trình thiết kế

B Mạch phối hợp trở kháng ra

Thiết kế mạch phối hợp trở kháng ra tương tự như mạch vào, thay trở kháng nguồn ZS bởi trở kháng tải

ZL= 7.652 + j ∗ 16.683 Ω Sau khi tối ưu kích thước của các đường truyền, sơ đồ mạch phối hợp trở kháng

TermG2 TermG1

LPF

Z=ZS* Ohm Z=50 Ohm

Hình 2: Sơ đồ khối mạch phối hợp trở kháng vào.

TermG2 TermG1

Z=6.601+j*22.501 Ohm Z=50 Ohm L=5.3 mm

W=6 mm

L=1.96 mm W=0.4 mm

L=8.36 mm W=2.9 mm

Hình 3: Sơ đồ nguyên lý của mạch phối hợp trở kháng vào.

ra dùng mạch dải như trong Hình 5 Đặc tính phối hợp

của mạch được cho trong Hình 6 Hệ số phản xạ S11đạt

cực tiểu −29.386 dB và hệ số truyền S21 đạt −0.108

dB tại tần số 6 GHz Các chỉ tiêu đạt được của mạch

PHTK ra cũng là rất tốt và phản ánh độ chính xác của

quy trình thiết kế

C Mạch định thiên

Mạch định thiên có nhiệm vụ cấp nguồn một chiều

cho mạch, đồng thời cách ly về mặt xoay chiều với

mạch Trong bài báo này, mạch định thiên sử dụng đường

truyền lý tưởng có chiều dài λ/4 tại tần số 6 GHz, vừa

có tác dụng cấp nguồn cho cực G và cực D vừa có tác

dụng ngăn cách ảnh hưởng của tín hiệu cao tần tới nguồn

một chiều Tụ lọc nguồn có trở kháng nhỏ tại tần số 6

GHz để ngắn mạch các tín hiệu cao tần Tụ được lấy từ

thư viện Murata phiên bản 2206e Sau đó, đường định

-20

-10

-30

0

-10 -5

-15

0

Tҫn sӕ (GHz)

Hình 4: Tham số tín hiệu nhỏ của mạch phối hợp trở kháng vào.

TermG2 TermG1

Z=50 Ohm Z=7.652-j*16.683 Ohm

L=1.68 mm W=2.26 mm

L=8.3 mm W=4.72 mm

L=2.97 mm W=0.4 mm

Hình 5: Sơ đồ nguyên lý của mạch phối hợp trở kháng ra.

-20 -10

-30

0

-10 -5

-15

0

Tҫn sӕ (GHz)

Hình 6: Tham số tín hiệu nhỏ của mạch phối hợp trở kháng ra.

TermG1

C

TL1 TL2

TL3

Curve1

Curve2

Z=50 Ohm

PartNumber=GRM1555C1H1R9BA01

L=2.6 mm W=0.25 mm L=2.07 mm

W=0.25 mm

L=1.8 mm W=0.25 mm

Radius=0.5 mm Angle=90 W=0.25 mm

Radius=0.5 mm Angle=90 W=0.25 mm

Hình 7: Sơ đồ nguyên lý của mạch định thiên.

thiên được biến đổi thành đường truyền mạch dải trên vật liệu RO4350B Để giảm kích thước của mạch thì đường định thiên được uốn thành hình dạng như trong Hình 7 Kích thước các đoạn đường truyền của mạch định thiên được tối ưu sao cho trở kháng đầu vào của

nó là rất lớn tại tần số 6 GHz Đặc tính tần số của mạch định thiên được mô tả trong Hình 8 Kết quả mô phỏng chỉ ra trở kháng đầu vào mạch định thiên đạt cực đại tại 6 GHz và có giá trị 10.29 kΩ, lớn hơn nhiều so với trở kháng đặc tính là 50 Ω

D Sơ đồ toàn mạch

Sơ đồ nguyên lý của toàn mạch được cho trong Hình

9 Lưu ý rằng trong sơ đồ này, mạch định thiên đã được ghép với mạch phối hợp trở kháng vào/ra bằng cách tách đoạn đường truyền TL3 ở mạch phối hợp trở kháng vào (Hình 3) thành TL4 và TL5, và tách đoạn đường truyền TL2 ở mạch phối hợp trở kháng ra (Hình 5) thành TL10

5 6 7

4 8

0 12

freq, GHz

T ҫn sӕ (GHz)

rӣ

Hình 8: Đặc tính tần số của mạch định thiên.

và TL11 Kích thước của các đoạn phân tách được tinh

chỉnh quanh giá trị ban đầu để cải thiện hiệu suất của

mạch Các tụ ghép tín hiệu vào/ra dùng cùng loại với

tụ thông RF tại 6 GHz Đầu vào và đầu ra của mạch

được mắc thêm các đoạn đường truyền 50 Ω để kết nối

với các connector SMA Chỉ tiêu của mạch được đánh

giá thông qua mô phỏng EM và sau đó thực hiện đồng

mô phỏng (Cosimulation) để cho độ chính xác cao Sơ

đồ đồng mô phỏng được cho trong Hình 10 Kích thước

layout của mạch (Hình 11) là 36.97 mm × 19.44 mm

III MÔ PHỎNG VÀ ĐÁNH GIÁ Mạch định thiên cấp nguồn cho transistor làm việc

ở chế độ AB với điện áp nguồn cấp cho cực G, VG =

−2.77 V, và cực D, VD = 32 V Điện áp, dòng điện,

và công suất tín hiệu vào transistor của thành phần tần

số cơ bản lần lượt là Vi, Ii, và Pin Điện áp, dòng điện,

và công suất tín hiệu ra của thành phần tần số cơ bản

theo thứ tự là Vo, Io, và Pout Công suất tín hiệu ra của

thành phần tần số cơ bản được tính như sau

Pout(W) = 0.5Re[Vo× Io∗] (1)

Pout(dBm) = 10log10(Pout(W ) × 1000) (2)

Công suất tiêu thụ nguồn một chiều được tính như

dưới đây

Pdc(W) = VG0× IG0+ VD0× ID0 (3) Trong đó, VG0 và IG0 lần lượt là điện áp và dòng điện

một chiều trên cực G VD0 và ID0 theo thứ tự là điện

áp và dòng điện một chiều trên cực D

Hệ số khuếch đại công suất của mạch tính như sau

G(dB) = Pout(dBm) − Pin(dBm) (4) Hiệu suất PAE của mạch có công thức như dưới đây

PAE(%) = Pout(W) − Pin(W)

(a)

(b)

Mạch ra

Mạch vào

Hình 9: Sơ đồ nguyên lý của mạch khuếch đại công suất (a) Mạch

vào (b) Mạch ra.

Để đánh giá tín hiệu lớn, mạch được mô phỏng sử dụng phân tích Harmonic Balance nhằm kiểm tra ảnh hưởng của các hài bậc cao Kết quả mô phỏng mạch cấp độ nguyên lý được cho trong Hình 12 Công suất đầu vào Pin được khảo sát trên một dải từ −10 dBm tới +30 dBm Ở phạm vi mức công suất vào Pin ≤ 18 dBm, hệ số khuếch đại công suất G ≥ 16 dB Khi mức công suất vào lớn hơn thì công suất ra bị bão hòa, do đó

hệ số khuếch đại bị suy giảm Hiệu suất PAE đạt cực đại 68.3% tại Pin = 23.5 dBm Khi đó, công suất ra

Pout= 36.5 dBm và hệ số khuếch đại đạt G = 13.0 dB Thực hiện đồng mô phỏng EM và mạch nguyên lý trên dải tần từ 5 GHz tới 7 GHz Các tham số tín hiệu lớn gồm công suất ra Pout, hệ số khuếch đại G và hiệu suất PAE đạt cực đại tại lân cận 6 GHz, như được minh họa trong Hình 13 Ở mức công suất vào Pin bằng 23 dBm

và 24 dBm thì hiệu suất PAE đạt cực đại 62%, công suất

ra trên 36 dBm Khi thực hiện đồng mô phỏng do ảnh hưởng của tương thích trường điện từ giữa các đường truyền nên hiệu suất bị giảm đi khoảng 6% so với mạch

(b)

Mạch ra

Mạch

vào

Hình 10: Sơ đồ đồng mô phỏng của mạch khuếch đại công suất (a)

Mạch vào (b) Mạch ra.

36.97 mm

Hình 11: Layout của mạch khuếch đại công suất.

nguyên lý Trong phạm vi băng thông 200 MHz từ 5.88

GHz tới 6.08 GHz, hiệu suất đạt trên 55%

Bảng I so sánh các tham số của mạch khuếch đại công

suất được thiết kế trong bài báo này với các nghiên cứu

trước đây Từ Bảng I, có thể thấy một số điểm đáng chú

ý như sau Bài báo [5] có hiệu suất PAE cực đại 79% tại

2.02 GHz và kích thước mạch 64 mm × 50 mm, trong

khi mạch trong bài báo này có hiệu suất PAE nhỏ hơn

nhưng tần số làm việc (6 GHz) cao hơn và kích thước

uҩ

Ӌ

sӕ

uӃ

ÿ

ҥi,

0 20 40 60 80

0 10 20 30 40

Hình 12: Tham số tín hiệu lớn của mạch nguyên lý của mạch

khuếch đại công suất.

0 20 40 60 80

0 10 20 30 40

Tҫn sӕ (GHz)

dBm dBm

Hình 13: Tham số tín hiệu lớn của mạch đồng mô phỏng của mạch

khuếch đại công suất.

mạch (36.97 mm × 19.44 mm) nhỏ hơn nhiều Bài báo [6] thiết kế bộ khuếch đại công suất đạt hiệu suất PAE cực đại 56.5% tại 3.6 GHz, thấp hơn so mạch của bài báo này về PAE và tần số làm việc Bài báo [7] đạt hiệu suất PAE cực đại là 63.5% tại 5.8 GHz, tức là có PAE cao hơn 1.5% so với mạch này nhưng tần số làm việc thấp hơn 200 MHz Như vậy, bài báo này đề xuất

mô hình mạch khuếch đại công suất với phương pháp thiết kế đơn giản để giảm kích thước mạch đồng thời có giá thành thấp mà vẫn đảm bảo hiệu suất ở mức tương đối cao trong khi các chỉ tiêu về công suất ra và hệ số KĐCS vẫn được đảm bảo

IV KẾT LUẬN Bài báo đã trình bày phương pháp thiết kế mạch khuếch đại công suất với cấu trúc đơn giản, chi phí thấp nhưng vẫn đảm bảo hiệu suất cao tại băng tần 6

Bảng I: So sánh với các công bố trước đây tại băng tần sub-6 GHz

Bài báo Dải tần (GHz) Pout(dBm) G (dB) PAE (%) Kích thước mạch (mm)

GHz Với tiêu chí thiết kế mạch nhỏ gọn và giá thành

thấp, bài báo đã sử dụng phương pháp thiết kế nhằm tối

ưu các tham số mạch tại tần số cơ bản và không sử dụng

phương pháp triệt hài dùng stub Các điều kiện hài được

thực hiện ngay trên mạch PHTK vào/ra tại tần số cơ bản

Kết quả mô phỏng mạch nguyên lý và mạch đồng mô

phỏng đạt được các hiệu suất PAE cực đại tương đối cao

68.3% và 62.0% Mức công suất đầu ra tại PAE cực đại

đối với mạch đồng mô phỏng là khoảng 36 dBm với hệ

số KĐCS trên 12 dB trong dải thông 200 MHz Với các

chỉ tiêu đạt được, cấu trúc mạch đã đề xuất hứa hẹn sẽ

sử dụng tốt trong các thiết bị của hệ thống 5G

LỜI CẢM ƠN Nghiên cứu này được tài trợ một phần bởi Công ty

TNHH GIẢI PHÁP CÔNG NGHỆ ĐIỆN TỬ VIỆT

TÀI LIỆU THAM KHẢO [1] K Yamanaka, S Shinjo, Y Komatsuzaki, S Sakata, K Nakatani,

and Y Yamaguchi, “Overview and prospects of high power

amplifier technology trend for 5G and beyjond 5G base stations,”

[2] T Qi and S He, “Power up potential power amplifer technologies

for 5G apllications,” IEEE Microwave Magazine, vol 20, no 6,

pp 89–101, 2019.

[3] Y.-Q Lin and A Patterson, “Design solutions for 5G power

amplifers using 0.15µm and 0.25 µm GaN HEMTs,” in Proc.

2020 Internaltional Symposium on VLSI Design, Automation and

[4] S Nakajima, “GaN HEMTs for 5G base station applications,” in

2018, Conference Proceedings, pp 320–323.

[5] J Enomoto, R Ishikawa, and K Honjo, “Second harmonic treatment technique for bandwidth enhancement of GaN HEMT

amplifier with harmonic reactive terminations,” IEEE Trans

2017.

[6] K Unal and M B Yelten, “GaN-based high-efficiency class AB power amplifier design for sub-6 GHz 5G transmitter systems,” in

Proc 2021 International Conference on Electrical and Electronics

[7] Y Park, D Minn, S Kim, J Moon, and B Kim, “A highly efficient power amplifer at 5.8 GHz using independent harmonic

control,” IEEE Microwave and Wireless Components Letters,

vol 27, no 1, pp 76–78, 2016.

[8] Z Dai, S He, J Peng, C Huang, W Shi, and J Pang, “A semi-analytical matching approach for power amplifier with extended

Chebyshev function and real frequency technique,” IEEE Trans.

3902, 2017.

[9] Z Zhuang, Y Wu, Q Yang, M Kong, and W Wang, “Broadband power amplifier based on a generalized step-impedance

quasi-Chebyshev lowpass matching approach,” IEEE Trans Plasma