Nghiên cứu thiết kế bộ khuếch đại phân bố sử dụng công nghệ MMIC

Bài viết Nghiên cứu thiết kế bộ khuếch đại phân bố sử dụng công nghệ MMIC trình bày phương pháp thiết kế một bộ khuếch đại phân bố sử dụng công nghệ MMIC ứng dụng cho thông tin vệ tinh, thông tin di động 5G. Bóng bán dẫn sử dụng là transistor hiệu ứng trường NP2500MS công nghệ 0.25 µm AlGaN/ GaN HEMT của hãng WIN Semiconductor, Đài Loan. Mời các bạn cùng tham khảo!

Nghiên cứu thiết kế bộ khuếch đại phân bố sử

dụng công nghệ MMIC

Lê Bá Khánh Duy1, Nguyễn Mạnh Hùng1, Lương Duy Mạnh1, Đỗ Duy Nhất2

1 Khoa vô tuyến điện tử, Đại học Kỹ thuật Lê Quý Đôn

2Phòng Hợp tác Quốc tế và Quản lý lưu học sinh QS, Đại học Kỹ thuật Lê Quý Đôn

Email: khucsaohanhquan@gmail.com

Tóm tắt—Trong bài báo này, chúng tôi trình bày

phương pháp thiết kế một bộ khuếch đại phân bố sử

dụng công nghệ MMIC ứng dụng cho thông tin vệ tinh,

thông tin di động 5G Bóng bán dẫn sử dụng là

transistor hiệu ứng trường NP2500MS công nghệ 0.25

µm AlGaN/ GaN HEMT của hãng WIN Semiconductor,

Đài Loan Bài báo đã chủ động phân tích lý thuyết, tính

toán trị nội tại C gs , C ds phụ thuộc vào tần số của bóng

NP2500MS, từ đấy đề xuất mô hình thiết kế mới để đạt

được các mục tiêu thiết kế hệ số khuếch đại (HSKĐ) tối

thiểu là 13 dB trong dải tần từ 2 GHz đến 29 GHz, hệ số

tạp âm nhỏ hơn 7 dB, công suất tiêu thụ một chiều nhỏ

hơn 4.8 W Chỉ tiêu của bộ khuếch đại được đánh giá cả

ở mức độ tín hiệu nhỏ và tín hiệu lớn thông qua phân

tích lý thuyết và mô phỏng trên phần mềm

Từ khóa— DA GaN HEMT, khuếch đại phân bố sử

dụng transistor hiệu ứng trường, khuếch đại băng rộng

MMIC

I GIỚITHIỆU Các bộ khuếch đại phân bố có nhiều ứng dụng

quan trọng trong các hệ thống thông tin vô tuyến hiện

nay như: các bộ khuếch đại băng rộng, thông tin vệ

tinh, thông tin di động 5G Với sự ra đời của công

nghệ mạch tích hợp nguyên khối (MMIC), các mạch

điện cao tần thế hệ mới ngày nay có thể được chế tạo

với kích thước nhỏ gọn, cho công suất tiêu thụ thấp và

có độ tích hợp cao Với kích thước nhỏ gọn, băng

thông rộng, hệ số khuếch đại đủ lớn, khả năng tích hợp

cao thì bộ khuếch đại phân bố MMIC hoàn toàn có thể

dễ dàng đáp ứng các yêu cầu tiên tiến hiện nay

Các nghiên cứu gần đây [2]-[7] đã đề xuất đến một

số mô hình thiết kế bộ khuếch đại phân bố băng thông

rộng, trong đó nghiên cứu [2], [3], [7] sử dụng sơ đồ

NDPA (Non-uniform Distributed Power Amplifier) có

công suất một chiều Pdc còn lớn lần lượt là 15W, 15W,

16.8W để đạt được dải tần công tác từ 1 - 20 GHz, hệ

số khuếch đại công suất đạt 10 - 13 dB Nghiên cứu

[5], [6] sử dụng sơ đồ dual NDPA và 3 -stage NDPA

có thể đạt được hệ số khuếch đại tốt hơn, dải thông tốt

hơn chỉ với công suất tiêu thụ một chiều 9W và 9.3W

Ngoài ra nhóm nghiên cứu cũng đã khảo sát nghiên

cứu số [4], tác giả sử dụng sơ đồ cascode để thiết kế

bộ khuếch đại phân bố, thiết kế đạt được dải tần làm việc từ DC - 20 GHz, hệ số khuếch đại từ 10 - 12 GHz với công suất Pdc 6.4 W, hệ số tạp âm từ 5 - 14 dB trong toàn bộ dải tần công tác Nhận thấy các thiết kế này đều đã bỏ qua bước phân tích, tính toán các thành phần nội tại Cgs, Cds của bóng bán dẫn, công suất tiêu thụ một chiều còn cao, hệ số tạp âm còn lớn, dải tần công tác còn hạn chế Để đáp ứng những yêu cầu ngày càng cao đối với các bộ khuếch đại, khắc phục những hạn chế của các nghiên cứu trước, bài báo đề xuất cách thiết kế một bộ DA băng rộng mới kết hợp giữa các sơ

đồ mắc cascode song song tận dụng các đường truyền cổng và đường truyền máng được nối tầng để hấp thụ các thành phần nội tại, mở rộng băng thông cùng với việc tối thiểu hệ số tạp âm, giảm công suất tiêu thụ một chiều

Mô hình và linh kiện được dùng thiết kế mạch đều do nhà sản xuất (NSX) cung cấp nên đối với các linh kiện thụ động như L và C thì NSX chỉ cung cấp rời rạc một số giá trị nhất định gây khó khăn cho quá trình tối ưu hóa các tham số, hơn nữa khi hoạt động ở tần số siêu cao, ngoài việc hoạt động không ổn định của các tụ điện và cuộn cảm thì việc bố trí các linh kiện, mạch phân áp cũng ảnh hưởng không nhỏ tới chỉ tiêu của toàn mạch nhất là độ bằng phẳng dải thông Đối với các mạch phân áp một chiều, việc sử dụng cuộn chặn để giảm thiểu ảnh hưởng xoay chiều của tín hiệu và ổn định nguồn cấp một chiều cho mạch làm việc cũng gặp khó khăn bởi vì dải tần của bộ khuếch đại rộng, không thể chặn hết ảnh hưởng của các tín hiệu xoay chiều trong cả dải tần như trường hợp mạch

lý tưởng Trong phạm vi bài báo, nhóm trình bày phương pháp tính toán thành phần nội tại Cgs, Cds và thiết kế cụ thể

từ các phân áp một chiều Vgs1, Vgs2, Vds cho mạch điện đến thiết kế các đường cổng và đường máng hấp thụ các thành phần nội tại của bóng bán dẫn

Phần còn lại của bài báo tập trung vào giải thích kết quả mô phỏng thu được trên linh kiện thực tế MMIC để so sánh kết quả thiết kế với một số bài báo nước ngoài đã được phát hành, đánh giá khách quan kết quả nghiên cứu cũng như hướng nghiên cứu tiếp theo cho những nghiên cứu tương tự

II XÂYDỰNGSƠĐỒMẠCHĐIỆN

Hình 1 Sơ đồ nguyên lý toàn mạch trên phần tử lý tưởng

A Chọn sơ đồ và điểm làm việc tĩnh cho transistor

Nhóm đề tài phân tích, xây dựng mạch điện và chạy

mô phỏng trên phần mềm Keysight ADS [12] Thông

qua việc khảo sát đặc tuyến tĩnh và đặc tuyến động từ

mô hình bóng bán dẫn do NSX cung cấp, bóng bán dẫn

có dải tần hoạt động lên tới 50 GHz hoàn toàn phù hợp

để lựa chọn thiết kế bộ DA Để đảm bảo HSKĐ cao

trong dải tần rộng, nhóm đề xuất sơ đồ cascode ghép

tầng như mô tả trên Hình 1 Bắt đầu quá trình thiết kế,

trước tiên ta xác định điểm làm việc tĩnh là điểm m1 và

m2 trên Hình 2 Các FET thứ 01, 03, 05 …, 19 trong

hình 1 được cấp điện áp cực cổng Vgs1 = -2 V, dòng tĩnh

Ids1=35 mA (điểm m1) mục đích là dòng Ids1 nhỏ để hệ

số tạp âm nhỏ, hệ số khuếch đại đủ lớn với FET thứ 02,

04, 06 …, 20 chọn Vgs2=-2.4 V và Ids2 = 37 mA (điểm

m2), cao hơn tầng thứ nhất về cả Vdsvà Ids nhằm mục

đích nâng cao HSKĐ và cải thiện dải thông của bộ

khuếch đại cần thiết kế

B Thiết kế đường cổng và đường máng bằng các

đường truyền MMIC

Đường cổng và đường máng được thiết kế bằng các

đoạn đường truyền phù hợp để hấp thụ các điện dung Cgs

của các FET lẽ, hấp thụ điện dung Cds của các FET chẵn

vào đường truyền, tạo thành cấu trúc lọc thông thấp LC

và lúc này trở kháng của đường truyền sau khi được phân

áp sẽ xấp xỉ 50 Ohm Đây cũng là nguyên nhân dẫn đến

dải thông được mở rộng mà không cần phối hợp trở

kháng đầu vào đầu ra

Sơ đồ nguyên lý đường máng và đường cổng lần

lượt được thể hiện trong Hình 5a và Hình 5b Các

đường truyền MMIC Ld và Lg sau khi được phân áp

một chiều, hấp thụ các thành phần nội tại của bóng bán

dẫn, trở kháng đường truyền xấp xỉ 50 Ohm tại dải tần

công tác Lúc này việc phối hợp trở kháng với thiết bị

đầu cuối 50 Omh của bộ khuếch đại phân bố là không

cần thiết Để xác định kích thước của các đoạn đường

truyền Lg, Ld, trước tiên cần xác định các tham số nội

tại Cgs và Cds của bóng bán dẫn trong dải tần Phương

pháp xác định nhóm nghiên cứu sử dụng là thông qua

kết quả đo đạc ma trận dẫn nạp [Y] của bóng FET và

các tham số ma trận dẫn nạp [Y] được xác định từ mô hình tín hiệu nhỏ trong Hình 3 [9]

Hình 2 Đặc tuyến ra của bóng GaN HEMT với các giá

trị Vgs khác nhau

Hình 3 Mô hình tín hiệu nhỏ của FET

2 2 11

gd



21

Y

1

j m i

gd gs

g e

j C

j R C







−

Y = g + j  C + C (4) Trong đó D = + 1 2C Rgs2 i2

Từ đó ta xác định được các giá trị nội tại của FET

( ) ( ( ) )

( )

2 11 11

2 11

Re Im

1 Im

gd gs

gd

Y

C



(5) ( )22

ds



−

Kết quả điện dung Cgs và Cds của bóng bán dẫn

được thể hiện bởi Hình 4a,b Cdstrong khoảng 0.10 đến

0.12 pF, Cgs trong khoảng 0.40 đến 0.50 pF Đối chiếu

với một số bóng FET đã được công bố, kết quả trên là

có độ tin cậy cao [9] [10] [11]

Sử dụng các đoạn đường truyền L1 và L2 trong

Hình 1 để tinh chỉnh pha của đường máng và đường

cổng đảm bảo đồng pha, tín hiệu ra là lớn nhất Thiết

kế gồm 02 tầng, mỗi tầng gồm 05 sơ đồ cascode để

đảm bảo dải thông cũng như các tham số khác của bộ

khuếch đại

Hình 4a Điện dung nội tại Cds của FET trong dải tần

công tác đến 30 GHz

Hình 4b Điện dung nội tại Cgs của FET trong dải tần

công tác đến 30 GHz Pozar [8] đã chỉ ra rằng:

/

g g

L Z

Z

+

/

d d

L Z

Z

Bằng phương pháp này có thể xác định được kích

thước của các đoạn đường truyền Lg, Ld trong Hình 1

để hấp thụ các tham số nội tại đã xác định của FET

Sơ đồ nguyên lý trên xác phần tử MMIC của đường máng và đường cổng thể hiện trong hình 5a,b

Hình 5a Đường máng bộ khuếch đại

Hình 5b Đường cổng bộ khuếch đại

C Thiết kế khung RC song song bằng linh kiện MMIC

Bộ khuếch đại sử dụng 10 khung cộng hưởng RC song song được thiết kế như Hình 6 Giá trị R, C được tính toán và lựa chọn để chống hiện tượng tự kích ở dải tần cao, ổn định mạch điện Tuy nhiên việc sử dụng nhiều khung RC ảnh hưởng đến chất lượng tín hiệu đầu vào, giảm HSKĐ đầu ra, đây cũng là lý do khiến bộ khuếch đại thiết kế sử dụng kiến trúc nối tầng để cải thiện HSKĐ đầu ra, đảm bảo độ ổn định một trong một dải tần rộng

D Mạch phân áp và tụ ghép tín hiệu Cp

Việc cấp nguồn một chiều cho transistor được thực hiện thông qua các cuộn chặn Lch và đoạn đường truyền trở kháng cao để đảm bảo rằng trong dải tần công tác trở kháng của mạch phân áp là rất lớn so với trở kháng đường truyền, ngược lại đối với tụ ghép Cp, tại tần số 20 GHz, trở kháng của tụ điện là rất nhỏ so với trở kháng đường truyền

Sơ đồ mạch phân áp trên linh kiện MMIC thể hiện trong Hình 7a, b, c Trong thiết kế, phân áp một chiều Vgs1 = -2V, Vgs2 = -0.5 V, Vds = 11V Các mạch phân áp Vgs1, Vds được kết hợp với kết hợp với các điện trở tải

Rg và Rd có thể dễ dàng điều chỉnh bằng các đường truyền phụ nhằm giảm hệ số phản xạ đầu vào và đầu ra của thiết kế, ổn định mạch điện

Tín hiệu RF in ban đầu từ đầu vào tầng 1 trên đường cổng từ trái qua phải sẽ được hấp thụ để khuếch đại dần qua các FET 01, 03, …09 và thông qua hỗ cảm

gm của các FET, tín hiệu RF dư không được hấp thụ hết

Hình 6 Khung RC song song

Hình 7a Phân áp một chiều Vgs1

Hình 7b Phân áp một chiều Vgs2

sẽ được điện trở Rg ở tầng 1 hấp thụ hết Tương tự ở

tầng 2, tín hiệu RF IN2 (RF OUT1) sẽ được các FET

11, 13,…19 hấp thụ và khuếch đại, tín hiệu không được

hấp thụ hết cũng được điện trở mắc cuối đường truyền

hấp thụ

Tại tầng 1 tín hiệu sau khuếch đại đưa đến đường

máng gồm tín hiệu thuận và tín hiệu nghịch Các tín

hiệu thuận sẽ được cộng dần và đưa đến đầu ra RF

OUT1 nếu đường máng và đường cổng thỏa mãn điều

kiện đồng pha [8]

g g d d

 =  (9)

Hình 7c Phân áp một chiều Vds trong đó g là hệ số suy hao pha đường cổng

d

 là hệ số suy hao pha đường máng

g là độ dài các đoạn đường truyền Lg

d là độ dài các đoạn đường truyền Ld Điện trở Rd nằm bên trái đường máng được thiết kế trong mạch phân áp Vds có tác dụng hấp thụ và triệt tiêu các tín hiệu được khuếch đại nghịch trên đường máng Tương tự cho tầng 2 của bộ khuếch đại

Sơ đồ bộ khuếch đại phân bố sau khi layout như hình 8, có kích thước khá nhỏ gọn 6.2mm x 3.7mm

III MÔPHỎNGVÀĐÁNHGIÁ Hình 9 thể hiện kết quả mô phỏng các chỉ tiêu quan trọng như: HSKĐ toàn bộ dải tần ứng với các sơ đồ schematic và EM

Hình 9 HSKĐ bộ khuếch đại DA MIMIC Tại 3.4 GHz HSKĐ đạt 25 dB Từ 10 - 29 GHz

HSKĐ đạt 16 ± 2 dB Kết quả mô phỏng từ điện trường

EM phản ánh phương pháp phân tích, tính toán giá trị nội tại và mô hình thiết kế là phù hợp, trong dải tần công tác, các đường máng và đường cổng đã lần lượt hấp thụ được thành phần nội tại Cgs và Cds của bóng bán dẫn, băng thông được mở rộng

Phản xạ đầu vào và đâu ra thể hiện trên hình 10 S11 tốt nhất tại tần số 11 GHz đạt được là -35dB, S22 tốt nhất đạt được -32dB tại tần số 16 GHz và 25.5 GHz

Hình 8 Layout toàn mạch DA MMIC

Hình 10 Phản hồi đầu vào và đầu ra của bộ khuếch đại

Hình 11 Hệ số tạp âm (NF) của bộ khuếch đại

Việc sử dụng transistor hiệu ứng trường có hệ số

tạp âm nhỏ, sử dụng các đoạn đường truyền thay thế

các tụ điện và cuộn cảm, phân áp một chiều dòng Ids

nhỏ, hệ số tạp âm như Hình 11, từ 2 GHz-25 GHz hệ

số tạp âm đạt 2.5 -5 dB, từ 25 - 29 GHz đạt 5-7 dB

Toàn bộ dải thông là nhỏ hơn 7 dB đạt yêu cầu của bài

toán thiết kế

Ta thấy tại điểm nén 1 dB, hệ số khuếch đại công

suất (HSKĐCS) bằng 17.15 dB trong khi công suất ra

là 16.55 dBm

Trong dải tần công tác từ 0 đến 29 GHz hệ số ổn định

lớn hơn 1, đảm bảo tính ổn định không điều kiện của bộ

DA được thiết kế, công suất một chiều Pdc đạt 4.78W

Hình 12 Công suất ra Pout của bộ khuếch đại

Hình 13 Hệ số ổn định của bộ khuếch đại Kết quả mô phỏng cho thấy bộ khuếch đại cơ bản đạt được các mục tiêu theo hướng thiết kế So sánh với một số thiết kế cùng công nghệ [2], [3], [4], [7] ở Bảng

1 cho thấy bộ DA MMIC nhóm nghiên cứu đề xuất có băng thông rộng đáng kể so với các nghiên cứu này, hệ

số tạp âm tốt hơn, HSKĐ trong toàn bộ dải tần công tác đạt 16 ± 2 dB là khá cao Kết quả này là vì nhóm nghiên cứu sử dụng sơ đồ cascode nối tầng, điểm làm việc tĩnh dòng Ids nhỏ, cùng với việc tính toán các thành phần nội tại của bóng FET và tối ưu bằng các đoạn đường truyền phù hợp để thay thế các tụ điện và cuộn cảm

IV KẾTLUẬN Trong bài báo này, chúng tôi đã trình bày phương

pháp thiết kế một bộ khuếch đại DA trên công nghệ

MMIC bằng phương pháp phân tích, tính toán các thành

phần nội tại Cgs, Cds của bóng bán dẫn transistor hiệu

ứng trường NP2500MS, xây dựng sơ đồ cascode nối

tầng mới để đạt được dải tần làm việc từ 2 GHz đến 29

GHz, HSKĐ 16 ± 2 dB, Pdc nhỏ hơn 5W, S11 tốt nhất

đạt được là -35dB, S22 tốt nhất đạt được -32dB, mạch

ổn định không điều kiện trong toàn dải tần Mô phỏng ở

cấp độ tín hiệu nhỏ và tín hiệu lớn lớn cho kết quả tốt,

so sánh với các bài báo khác có cùng công nghệ MMIC

đã tham khảo cho thấy bộ DA đề xuất cho hệ số khuếch đại cao hơn, hệ số tạp âm thấp hơn, công suất tiêu thụ Pdc được cải thiện rõ rệt, phản xạ S11, S22 đầu vào và đầu ra tốt hơn Tuy nhiên nhược điểm của bộ DA đề xuất còn có S22 lớn từ tần số 29 GHz trở lên

LỜI CẢM ƠN Nghiên cứu này được tài trợ một phần bởi công ty TNHH GIẢI PHÁP CÔNG NGHỆ ĐIỆN TỬ VIỆT

Bảng 1 SO SÁNH KẾT QUẢ THIẾT KẾ VỚI MỘT SỐ BÀI BÁO NƯỚC NGOÀI

Tham

Dải tần

1.5-17

16 – 40

topology

NDPA

Dual-stage NDPA

3-stage NDPA

NDPA topology

Dual-Cascode

Hệ số tạp

Công nghệ

0.25 μm GaN/ SiC HEMT

0.25 μm GaN/ SiC HEMT

0.2µm AlGaN/GaN

100nm AlGaN/GaN T-gate HEMTs

0.15μm Gallium Nitride

0.25 µm AlGaN/

GaN HEMT

0.25 µm AlGaN/ GaN HEMT

TÀI LIỆU THAM KHẢO

[1] Narendra Kumar, Andrei Grebennikov “Distributed

Power Amplifiers for RF and Microwave

Communications” pp 308-325

[2] J Gassmann, P Watson, L Kehias and G Henry,

"Wideband, High-Efficiency GaN Power Amplifiers

Utilizing a Non-Uniform Distributed Topology," 2007

IEEE/MTT-S International Microwave Symposium, 2007,

pp 615-618, doi: 10.1109/MWSYM.2007.379976

[3] Campbell, C., Lee, C., Williams, V., Kao, M.-Y.,

Tserng, H.-Q., Saunier, P., & Balisteri, T (2009) A

Wideband Power Amplifier MMIC Utilizing GaN on

SiC HEMT Technology IEEE Journal of Solid-State

doi:10.1109/jssc.2009.2026824

[4] K W Kobayashi et al., "Multi-decade GaN HEMT

Cascode-distributed power amplifier with baseband

performance," 2009 IEEE Radio Frequency

Integrated Circuits Symposium, 2009, pp 369-372,

doi: 10.1109/RFIC.2009.5135560

[5] P Dennler, D Schwantuschke, R Quay and O

Ambacher, "8–42 GHz GaN non-uniform distributed

power amplifier MMICs in microstrip technology,"

2012 IEEE/MTT-S International Microwave

Symposium Digest, 2012, pp 1-3, doi: 10.1109 /

MWSYM.2012 6259604

[6] C F Campbell, S Nayak, Ming-Yih Kao and Shuoqi

Chen, "Design and performance of 16–40GHz GaN

distributed power amplifier MMICs utilizing an

advanced 0.15µm GaN process," 2016 IEEE MTT-S

International Microwave Symposium (IMS), 2016,

pp 1-4, doi: 10.1109/MWSYM.2016.7540019 [7] Dong-Hwan Shin, In-Bok Yom, “A Decade-Bandwidth Distributed Power Amplifier MMIC Using 0.25 μm GaN HEMT Technology” journal of electromagnetic enginneering and science, vol.17, NO.4, pp 178-180, Oct 2017

[8] David M Pozar, “Microwave Engineering,” John

Wiley & Sons Inc, pp 588-593, 2011

of the FET small-signal equivalent circuit," in IEEE

Transactions on Microwave Theory and Techniques,

vol 38, no 7, pp 891-895, July 1990, doi:

[10] Yeong-Lin Lai and Kuo-Hua Hsu, "A new pinched-off cold-FET method to determine parasitic capacitances of FET equivalent circuits," in IEEE Transactions on Microwave Theory and Techniques, vol 49, no 8, pp 1410-1418, Aug 2001, doi: 10.1109/22.939921

[11] Olvera Cervantes, J L., Medina Monroy, J L., Chávez Pérez, R A., & Velázquez Ventura, A (2008) A new analytical method to extract the small-signal equivalent circuit of high frequency FET transistors Microwave and Optical Technology Letters, 50(2), 453–457 doi:10.1002/mop.23130 [12]URL,https://www.keysight.com/zz/en/products/softwa re/-pathwave-advanced-design-system.html