ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOAKHOA ĐIỆN-ĐIỆN TỬ BỘ MÔN KỸ THUẬT ĐIỆN TỬ TP.Hồ Chí Minh 01/2013 XỬ LÝ TÍN HiỆU SỐ VỚI FPGA Chaper 2: Iteration bound GV: Hoàng
Trang 1ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN-ĐIỆN TỬ
BỘ MÔN KỸ THUẬT ĐIỆN TỬ
TP.Hồ Chí Minh 01/2013
XỬ LÝ TÍN HiỆU SỐ VỚI FPGA
Chaper 2: Iteration bound
GV: Hoàng Trang Email: hoangtrang@hcmut.edu.vn mr.hoangtrang@gmail.com
Thank to: thầy Hồ Trung Mỹ Slide: from text book of Parhi
Signal-Flow Graph giản đồ luồng/dòng tín hiệu
Data-Flow Graph giản đồ luồng/dòng dữ liệu
Dependency Graph giản đồ phụ thuộc
directed edge cạnh có hướng, cạnh định hướng
precedence constraint ràng buộc ưu tiên
Intra-iteration trong vòng lặp
cuu duong than cong com
Trang 2Hoàng Trang
BM Điện Tử-DSP-FPGA-chapter2 01/2013
Thuật ngữ
loop Bound giới hạn lặp, phạm vi lặp
Iteration Bound giới hạn vòng, phạm vi vòng
Critical path đường [dẫn] tới hạn
Acyclic Precedence Graph (APG) giản đồ ưu tiên không vòng
Longest Path Matrix (LPM) ma trận đường đi dài nhất
Minimum Cycle Mean (MCM) trung bình vòng tối thiểu
3
Remind chapter 1
Chapter 1 Introduction to DSP Systems
• Introduction (Read Sec 1.1, 1.3)
• Non-Terminating Programs Require Real-Time Operations
• Applications dictate different speed constraints
(e.g., voice, audio, cable modem, settop box, Gigabit ethernet, 3-D
Graphics)
• Need to design Families of Architectures for specified algorithm
complexity and speed constraints
cuu duong than cong com
Trang 4Hoàng Trang
BM Điện Tử-DSP-FPGA-chapter2 01/2013
Area-Speed-Power Tradeoffs
7
Representation Methods of DSP systems
cuu duong than cong com
Trang 5Hoàng Trang
BM Điện Tử-DSP-FPGA-chapter2 01/2013
Graphical Representation Method 2: Signal-Flow Graph
9
Graphical Representation Method 3: Data-Flow Graph
cuu duong than cong com
Trang 6E y(n)
(4) (4) (4) (2) (2)
indicates time units
to complete node operation
Trang 7– Important Definitions and Examples
– Techniques to Compute Iteration Bound
cuu duong than cong com
Trang 8Hoàng Trang
BM Điện Tử-DSP-FPGA-chapter2 01/2013
Introduction
15Multi-rate DFG
Example : Multirate System
cuu duong than cong com
Trang 10Hoàng Trang
BM Điện Tử-DSP-FPGA-chapter2 01/2013
Loop Bound
19
Loop Bound (cont’d)
cuu duong than cong com
Trang 11Hoàng Trang
BM Điện Tử-DSP-FPGA-chapter2 01/2013
Iteration Bound (cont’d)
21
Iteration Bound (cont’d)
cuu duong than cong com
Trang 14Hoàng Trang
cuu duong than cong com
Trang 15Hoàng Trang
BM Điện Tử-DSP-FPGA-chapter2 01/2013
Algorithms to compute iteration bound
– Longest Path Matrix (LPM)
– Minimum Cycle Mean (MCM)
29
cuu duong than cong com
Trang 17Hoàng Trang
cuu duong than cong com
Trang 23Hoàng Trang
BM Điện Tử-DSP-FPGA-chapter2 01/2013
Multirate DFGs
45
Transformation of Multi Rate DFG
cuu duong than cong com
Trang 24cuu duong than cong com