Bài tập lý thuyết 3 1 (Kỹ thuật phân trang) Cho kích thước trang và kích thước khung trang là 100K và địa chỉ bắt đầu cấp phát là 0K Tiến trình P1 có 3 trang, P2 có 5 trang, P3 có 4 trang Xây dựng cá.
Trang 1Bài tập lý thuyết 3
1/ (Kỹ thuật phân trang) Cho kích thước trang và kích thước
khung trang là 100K và địa chỉ bắt đầu cấp phát là 0K Tiến
trình P1 có 3 trang, P2 có 5 trang, P3 có 4 trang Xây dựng các
bảng quản lý cấp phát Biết rằng hệ thống cấp đủ theo yêu cầu
của tiến trình (Gs có đủ bộ nhớ theo yêu cầu)
Tính địa chỉ vật lý tương ứng với địa chỉ logic :
Tính địa chỉ logic tương ứng với địa chỉ vật lý : 750k
P2/0 3 300k
P3/2 10
20 2000K
2 60k
Trang 2Điạ chỉ logic Địa chỉ vật lý:
P1
P1, P=2 f = 2
Địa chỉ vật lí: 2*100+60=260K
P2
P2, P=2 f = 5
Địa chỉ vật lí: 5*100+60=560K
P3
P3, P=2 f = 10
Địa chỉ vật lí: 10*100+60=1060K
Địa chỉ vật lí Địa chỉ logic: 750K
f = 750 div 100 = 7
d = 750 mod 100 = 50K
f = 7 P2, P = 4
Địa chỉ logic:
2/(Kỹ thuật phân đoạn) Cho các tiến trình : P1 có các phân đoạn
S0 (150K), S1(320K), S2 (250K) P2 có các phân đoạn S0
(120K), S1(350K), S2 (470K), S3 (140K) Xây dựng các bảng
quản lý cấp phát khi hệ thống cấp phát bộ nhớ đủ theo yêu cầu
cho P1 và P2 Biết rằng hệ thống bắt đầu cấp phát tại địa chỉ 0K
Tính địa chỉ vật lý tương ứng với địa chỉ logic:
Tính địa chỉ logic tương ứng với địa chỉ vật lý : 1250k
JT
2 60K
2 60K
2 60K
4 50K
S1 330k
720K 1
P1 P1 =>
S = 1
d = 330K > 320K = kt → đ/c không hợp lệ S1 330k
Trang 3P1 SMT P1
S0 150K
S1 320K
S2 250K
P2 SMT P2
S0 120K
S1 350K
S2 470K
S3 140K
3/(Kỹ thuật phân đoạn kết hợp) Cho các tiến trình
P1 có các phân đoạn S0 (250K), S1(370K), S2 (120K),
S3(430K)
P2 có các phân đoạn S0 (280K), S1(450K), S2(350K)
Xây dựng các bảng quản lý cấp phát khi hệ thống cấp phát bộ nhớ đủ theo yêu cầu cho P1 và P2 với kỹ thuật phân đoạn kết hợp Biết rằng kích thước trang, khung trang là 100K và địa chỉ bắt đầu cấp phát là 0K
Tính địa chỉ vật lý của:
Tính địa chỉ logic tương ứng với địa chỉ vật lý : 950k
0
1
2
0 150K 0K
1 320K 150K
2 250K 470K
P1/S0 0K
P1/S1 150K
P1/S2 470K
P2/S0 720K
P2/S1 840K
P2/S2 1190K
P2/S3 1660K
1800K
0
1
2
0 120K 720K
1 350K 840K
2 470K 1190K
3 140K 1660K
Kt = 320K đ/c = 150K
S2 330k
Kt = 350K đ/c = 840K
Đ/c vật lý → đ/c logic: 1250K đ/c = 1190K
d = 1250K - 1190K = 60K đ/c = 1190K →
d = 60K < 470K = kt → đ/c hợp lệ
Đ/c logic: P2
P2
s = 2
kt = 470K
S2 60K
S0 260k
Trang 4s0 0 0 300K {0} 0 0 P1/S0/0 0 0K B
1
3
(2) PMT P2 s2
Trang 5Địa chỉ logic Địa chỉ vật lí:
P1
P1, s = 0 kt = 300K, (0) P1
d=260K < 300K = kt địa chỉ hợp lệ
p=260 div 100 = 2
d’=260 mod 100 = 60K
(0)P1, p = 2 f = 2
Điạ chỉ vật lí : 2*100+60=260K
P2
P2, s = 0 kt = 300K, (0) P1
d=260K < 300K = kt địa chỉ hợp lệ
p=260 div 100 = 2
d’=260 mod 100 = 60K
(0)P2, p = 2 f = 16
Địa chỉ vật lí: 16*100+60=1660K
Địa chỉ vật lí: 950K
f’=950 div 100 = 9
d’=950 mod 100 = 50K
f = 9 P1, s = 3, p = 0
d = 0*100+50=50K
Địa chỉ logic:
P1
4/ Trong kỹ thuật phân vùng động Với bộ nhớ 3000K, sử dụng giải thuật Worst-Fit cho chuỗi cấp phát : A(600K) B(550K) thu hồi A C(150K) thu hồi B D(550K) E(200K) thu hồi D F(450K) G(550K) Xây dựng danh sách quản lý bộ nhớ tại mỗi thời điểm cấp phát
GIẢI
A(600K)
B(550K)
S0 260K
S3 50K
H 0K 3000K A 0K 600K
H 600K 3400K
A 0K 600K
H 600K 3400K
H 600K 3400K B 600K 550K
H 1150K 1850K
A 0K 600K
B 600K 550K
H 1150K 1850K
Trang 6Thu hồi A
C(150K)
Thu hồi B
D(550K)
E(200K)
Thu hồi D
F(450K)
G(550K)
C 0K 150K
H 150K 450K
H 1300K 1700K
H 1150K 1850K
H 0K 600K
H 0K 600K
B 600K 550K
H 1150K 1850K
H 1150K 1850K
H 0K 600K
C 0K 150K
H 150K 450K
B 600K 550K
H 1300K 1700K
H 150K 2850K
D 150K 550K
H 700K 2300K
D 150K 550K
H 700K 2300K
H 150K 550K
H 900K 2100K
C 0K 150K
H 150K 550K
E 700K 200K
H 900K 2100K
D 150K 550K
E 700K 200K
H 900K 2100K
E 700K 200K
H 900K 2100K
H 150K 550K
H 900K 2100K
C 0K 150K
F 150K 450K
H 600K 100K
E 700K 200K
H 900K 2100K
F 150K 450K
H 600K 100K
H 900K 2100K
H 600K 100K
H 900K 2100K
C 0K 150K
F 150K 450K
H 600K 100K
E 700K 200K
G 900K 550K
H 1450K 1550K
G 900K 550K
H 600K 100K
H 1450K 1550K