(TIỂU LUẬN) nêu cấu tạo, ký hiệu, sơ đồ nguyên lý, các cách mắc của transitor lưỡng cực loại PNP cấu tạo transitor PNP

Nêu cấu tạo, ký hiệu, sơ đồ nguyên lý, các cách mắc của transitor lưỡng cực loại PNP Cấu tạo Transitor PNP : Xét về cấu tạo transistor PNP gồm 3 thành phần bán dẩn P – N – P ghép với nha

Câu 1 Nêu cấu tạo, ký hiệu, sơ đồ nguyên lý, các cách mắc của transitor lưỡng cực loại PNP Cấu tạo Transitor PNP :

Xét về cấu tạo transistor PNP gồm 3 thành phần bán dẩn P – N – P ghép với nhau Trong đó cực

Base – cực nền nằm giữa tương ứng với bán dẩn N, còn cực Collector – cực thu và cực Emitter – cực phát nằm hai bên

Các cực Base viết tắt là B, cực Collector viết tắt là C, cực Emitter viết tắt là E Các bạn nên chú ý chiều của mũi tên đi vào E qua B ra C

Bản chất C và E là cùng loại bán dẫn của P nhưng kích thước, nồng độ bán dẫn khác nhau nên

không thể hoán đổi vị trí cho nhau

Ký hiệu :

Sơ đồ nguyên lý hoạt động

Nguyên lý hoạt động của Transistor PNP tương tự như NPN nhưng cực tính của PNP ngược lại với NPN

Dòng điện đi qua PNP là đi từ E sang C nhưng dòng đi qua E và B tỉ lệ nghịch với nhau

Khi B cực đại thì E = 0 A và ngược lại E cực đại thì B = 0 A

Các cách mắc:

- Mắc kiểu E chung (EC) , mắc kiểu B chung (BC), mắc kiểu C chung(CC)

Câu 2 Vẽ ký hiệu quy ước, bảng trạng thái, sơ đồ mạch của phân tử logic OR có ba đầu vào.

Ký hiệu :

Bảng trạng thái:

A B C Y

Sơ đồ mạch :

Câu 3 Nêu cấu tạo, ký hiệu, sơ đồ nguyên lý của transistor hiệu ứng trường có lớp tiếp giáp(P-N) cho kênh P.

Cấu tạo :

Cấu tạo – Trên đế bán dẫn loại n (hoặc p) ta pha tạp hai lớp bán dẫn loại p (hoặc n) có nồng độ cao; lớp bán dẫn loại n (hoặc p) đó gọi là kênh dẫn – Hai đầu của kênh dẫn đưa ra hai chân là cực Máng D (Drain) và cực Nguồn S (Source); thường JFET có cấu trúc đối xứng, nên cực D và cực S có thể đổi lẫn cho nhau – Hai miếng bán dẫn ở hai bên được nối với nhau và được đưa ra một chân là cực cửa G (Gate)

Ký hiệu :

Đầu mũi tên chỉ từ kênh dẫn loại p đến cực cửa loại n Các đặc tuyến máng và truyền dẫn cho JFET kênh p thì tương tự như của linh kiện kênh n, trừ một điều là các cực tính dòng và các áp

thì được đảo ngược

Sơ đồ nguyên lý hoạt động:

Trong JFET kênh-p, kênh dẫn là vật liệu loại-p và các miền cực cửa là loại-n

Điện áp của máng-nguồn, là đuợc nối dương cho nguồn và âm cho máng Như vậy, một dòng chảy (theo chiều quy ước) từ nguồn đến máng Để phân cực ngược các tiếp xúc giữa cực cửa và

kênh dẫn, cực cửa loại n phải được tạo ra dương so với kênh dẫn loại p Do đó, điện áp phân

cực được nối dương trên cực cửa và âm ở nguồn Sụt áp dọc theo kênh dẫn là âm ở các vùng nghèo và dương tại cực nguồn, như được minh hoạ Giống như trường hợp của linh kiện

kênh n, sụt áp của kênh dẫn hướng đến phân cực ngược các tiếp xúc cực cửa-kênh dẫn.

Câu 4: Vẽ sơ đồ nguyên lý, giản đồ điện áp theo thời gian của mạch không đồng bộ 1 trạng thái ổn định (đa hài đợi) dung tranzito.

Sơ đồ nguyên lý

Mạch điện bao gồm hai tầng khuếch đại có ghép từ colecto tầng này sang bazo tầng kia thông qua các tụ điện C1 và C2 Điện trở R1, R2 là các điện trở tải mắc ở colecto Điện trở R3, R4 là các điện trở định thiên tạo dòng Ib mở cửa để tranzito làm việc

Chính quá rình phóng nạp của hai tụ điện đã làm thay đổi điện áp mở tắt của hai Tranzito Quá trình cứ như vậy theo chu kì để tạo xung

Giản đồ điện áp theo thời gian

Câu 5 Nêu cấu tạo, ký hiệu quy ước, sơ đồ nguyên lý của tranzito trường có cực cổng cách ly MOSFET với kênh cảm ứng cho kênh P.

Cấu tạo

Trong MOSFET kênh gián đoạn(cảm ứng) thì hai vùng bán dẫn loại N pha nồng độ cao không dính liền nhau nên gọi là gián đoạn, mặt trên kênh dẫn điện cũng được phủ một lớp ô xít cách điện SiO2 Hai dây dẫn xuyên qua lớp cách điện nối vào vùng bán dẫn P gọi là cực S và D Cực G

có tiếp xúc kim loại bên ngoài lớp ô xít và cách điện đối với cực D và S/

 G (Gate): cực cổng G là cực điều khiển được cách lý hoàn toàn với cấu trúc bán dẫn còn lại bởi lớp điện môi cực mỏng nhưng có độ cách điện cực lớn dioxit-silic

 S (Source): cực nguồn

 D (Drain): cực máng đón các hạt mang điện

Ký hiệu:

Sơ đồ nguyên lý hoạt động :

Do câu tạo kênh bị gián đoạn nên bình thường không có dòng điện qua kênh, Id= 0 và điện trở giữa D và S rất lớn

Khi phân cực cho G có UGS>0V, các điện tích dương ở cực G sẽ hút các điện tử của nền N về phía giữa của hai vùng bán dẫn P và khi lực hút đủ lớn thì số điện tử bị hút nhiều hơn, đủ để nối liền hai vùng bán dẫn P và kênh dẫn được hình thành

• Khi đó có dòng điện ID đi từ D sang S, điện áp phân cực cho cực G càng tăng thì dòng ID càng lớn Điện áp UGS đủ lớn để tạo thành kênh dẫn điện gọi là điện áp ngưỡng UGS(T) hay UT Khi UGS thì dòng cực máng ID = 0

Câu 6 Vẽ ký hiệu quy ước, bảng trạng thái, sơ đồ mạch của phần từ logic NOR có bốn đầu vào

Ký hiệu :

Bảng trạng thái :

Sơ đồ mạch :

Câu 7 Vẽ ký hiệu quy ước, bảng trạng thái, sơ đồ mạch của phần tử logic NAND có ba đầu vào.

Ký hiệu :

Sơ đồ mạch :