Hình 3.2 Một cấu trúc lập trình đơn giản.PLD, CPLD Complex PLD và FPGA Field Programmable Gate Array... GI I THI U ttỚ Ệ Làm đứt nóng chảy - blowing cầu chì để ngắt một kết nối giữa c
Trang 1Ch ươ ng 3
Trang 21 GI I THI UỚ Ệ
Trang 31 GI I THI U (tt)Ớ Ệ
trình để cung cấp các chức năng khác nhau
Hình 3.1 PLD như một hộp
Trang 4Hình 3.2 Một cấu trúc lập trình đơn giản.
PLD), CPLD (Complex PLD) và FPGA (Field
Programmable Gate Array)
Trang 51 GI I THI U (tt)Ớ Ệ
Làm đứt (nóng chảy - blowing) cầu chì để
ngắt một kết nối giữa các đường.
Chỉ có thể lập trình một lần.
Có thể tích hợp với mật độ rất cao.
Hình 3.3 Công nghệ cầu chì.
Trang 61 GI I THI U (tt)Ớ Ệ
Hình 3.4 Coâng ngheä caàu chì nghòch.
Trang 71 GI I THI U (tt)Ớ Ệ
Các transistor nMOS được dùng để chuyển
mạch cho các kết nối giữa các đường.
Có thể tích hợp với mật độ tương đối cao.
Hình 3.5 Công nghệ EPROM-Based.
Trang 81 GI I THI U (tt)Ớ Ệ
Một bit bộ nhớ sẽ điều khiển một phần tử
chuyển mạch.
Có thể lập trình hay lập trình lại trên mạch
(in-circuit programming).
Không giữ thông tin khi tắt nguồn (volatile).
Hình 3.6 Công nghệ SRAM-Based.
Trang 92 THI T K M CH DÙNG PLA (Programmable Logic Array)Ế Ế Ạ
cổng AND lập trình theo sau là một mảng
cổng OR lập trình
Hình 3.7 Cấu trúc tổng quát của một PLA.
Trang 102 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
Ví dụ 3.1: Hình 3.8 là sơ đồ chi tiết của một PLA nhỏ
với 3 ngõ vào, 4 số hạng tích và 2 ngõ ra
Hình 3.8 Sơ đồ mức cổng của 1 PLA.Hình 3.9 Sơ đồ nguyên lý của PLA hình 3.8
Trang 112 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
trình bằng cách nối thêm một cổng EX-OR vào mỗi ngõ ra
Hình 3.10 Cấu trúc của PLA 4x8x4 với cực tính ngõ ra lập trình được.
Trang 122 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
Ví dụ 3.2: Thực hiện mạch cộng đủ dùng PLA 4x8x4
trên hình 3.10
Hình 3.11 Mạch cộng đủ dùng PLA.
Trang 132 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
Ví dụ 3.3: Thực hiện hàm sau dùng PLA 4x8x4 trên hình
3.10:
Hình 3.12 Mạch cho ví dụ 3.3
Trang 142 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
Ví dụ 3.3: (tt) Một cách khác để thực hiện hàm trên là
rút gọn hàm trước Hàm sau khi rút gọn:
Trang 152 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
tối giản
Ví dụ 3.4: Xét bốn hàm 4 biến được mô tả ở hình 3.14:
Trang 162 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
Ví dụ 3.4: (tt) → cần 14 số hạng tích (cho cả 2 trường
hợp)
Hình 3.15 Lập trình với: (a) Các minterm; (b) Các thành phần rút gọn.
Trang 172 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
Ví dụ 3.4: (tt) Dùng chung các số hạng tích trùng lặp :
Hình 3.16 Phủ bốn hàm với 11 thành phần tích.
Trang 182 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
Bài tập: Xác định hàm F1 và F2 trong cài đặt PLA hình
sau:
Trang 192 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
hiện mạch logic tổ hợp trạng thái kế tiếp và ngõ ra, kết hợp với các FF để làm các phần tử nhớ
PLA
Q
Q
SET
CLR
D
Q
Q
S E T
CLR
D
Z1 Z2
Clock
Y1 Yk
X1 X2
Y1+
Yk+
.
Trang 20
2 THI T K M CH DÙNG PLA (tt)Ế Ế Ạ
Ví dụ 3.5: Thực hiện ASM cho ở ví dụ 2.4 dùng PLA và
D-FF:
Hình 3.19 Dùng các biểu thức đơn giản hóa.
Hình 3.20 Dùng trực tiếp các đường nối từ lưu đồ.
