(TIỂU LUẬN) báo cáo đồ án THIẾT kế 1 đề tài THIẾT kế MẠCH KHUẾCH đại cảm BIẾN RTD BẰNG INA 115

Một điện trở 5kΩ được mắc nối tiếp với đầu vào của bộ khuếch đại giai đoạn cuối cùng để cách ly tụ tích hợp khỏi các điện dung ký sinh bên ngoài có thể làm thay đổi độ chính xác của bộ l

TRƯỜNG ĐẠI HỌC QUY NHƠN KHOA KĨ THUẬT & CÔNG NGHỆ

-BÁO CÁO ĐỒ ÁN THIẾT KẾ 1

ĐỀ TÀI:

THIẾT KẾ MẠCH KHUẾCH ĐẠI CẢM BIẾN RTD BẰNG INA 115

Sinh viên thực hiện (MSSV): Đặng Quốc Trọng (425118007)

Đặng Thanh Sơn (425118001)

BÌNH ĐỊNH, NĂM 2022

MỤC LỤC

Chương I: GIỚI THIỆU CHUNG VỀ BỘ LỌC MAX274 4

1.Tổng quan về MAX274 4

1.1.Khái quát chung 4

1.2.Tính năng 4

2.Thông số kĩ thuật 4

2.1.Sơ đồ chân và mạch hoạt động điển hình 8

3.Ứng dụng 9

Chương II QUY TRÌNH THIẾT KẾ BỘ LỌC 10

1.Mô tả chi tiết 10

2.Quy trình thiết kế bộ lọc 10

3.Kiểm tra tất cả các cặp F0 / ¿Q cho khả năng nhận biết 11

4.Tính toán các giá trị điện trở cho từng phần(cặp F0/Q) 12

5.Tính toán lại các giá trị điện trở để bù lỗi băng thông 15

6.Xây dựng 1 nguyên mẫu bộ lọc 15

o Biến đổi điện trở giá trị cao 15

o Số cực lẻ 16

o Kết nối chân FC 16

o Xếp tầng các phần giống nhau cho thông dải đơn giản nhất 17

o Tạo đầu ra Notch 17

o Tối ưu hóa lợi ích bộ lọc theo tầng,sắp xếp thứ tự các phần 18

o Điện trở 19

o Tạo mẫu, Bố cục bo mạch PC 19

o Đo F0và Q 20

o Bộ lọc F0và Q 20

o Loại bỏ bù đắp DC 21

o Tạp âm và sự biến dạng 22

o Nguồn cung cấp 22

Chương III PHẦN MỀM THIẾT KẾ& HƯỚNG DẪN LẮP RÁP 24

1 Phần mềm thiết kế 24

2

2 Mô tả chung 24

3 Đặc trưng 24

4 Hoạt động phần mềm 25

5 Cài đặt 25

6 Hướng dẫn lắp ráp 25

CHƯƠNG I : GIỚI THIỆU CHUNG VỀ BỘ LỌC MAX274

1.Tổng quan về MAX274:

1.1.Khái quát chung:

-Mô tả chung MAX274 là các bộ lọc hoạt động theo thời gian liên tục baogồm các phần bậc 2 có thể xếp tầng độc lập

-Mỗi phần có thể thực hiện bất kỳ phản ứng bộ lọc thông dải hoặc thôngthấp vào tất cả các cực, chẳng hạn như Butter- value, Bessel và Chebyshev,

và được lập trình bởi bốn điện trở bên ngoài MAX274 cho tạp âm thấp hơn

so với các bộ lọc tụ điện chuyển mạch, cũng như hiệu suất động vượt trội do

cả hai đều có thiết kế đơn giản

1.2 Các tính năng:

-Bộ lọc liên tục thời gian không có xung nhịp, không có tạp âm

-Thực hiện đáp ứng xungcho các loại lọc như Butterworth, Chebyshev,Bessel và các bộ lọc khác

-Các đầu ra thông thấp, thông dải

- Hoạt động từ nguồn cung cấp +5V đơn hoặc nguồn cung cấp 15V kép

- Có phần mềm thiết kế

- Có sẵn bộ đánh giá MAX274

-Vi mạchMAX274 thực hiện lọc bậc 4 và bậc

8 Tần số trung tâm của MAX274 là 150kHz

-Tạp âm thấp: -86dB THD cho MAX274

-Tần số trung tâm thực tế: trong khoảng +1% cho

MAX274 2.Thông số kĩ thuật:

Tiếng V NOISE LPO_, 1Hz đến 23 µV RMS

nghiệ

m BĐặc điểm DC

6

Yêu cầu về điện

Ghi chú 2: giả sử không trôi đối với các điện trở bên ngoài

Ghi chú 3:xem hình 9 về hoạt động cung cấp nguồn độc lập

2.1.Sơ đồ chân và mạch hoạt động điển hình:

2.1.1.Sơ đồ chân:

2.1.2.Mạch hoạt động điển hình:

3.Ứng dụng:-Bộ phụ kiện khử răng cưa có độ méo thấp

Chương II QUY TRÌNH THIẾT KẾ BỘ LỌC 1.Mô tả chi tiết:

- Các tụ điện và bộ khuếch đại tích hợp, cùng với các điện trở bên ngoài tạo thànhcác bộ tích hợp phân tầng với phản hồi để cung cấp đồng thời các đầu ra lọc thôngthấp và thông dải

-Để tối đa hóa băng thông, nút thông cao (HP) không thể truy cập được Một

điện trở 5kΩ được mắc nối tiếp với đầu vào của bộ khuếch đại giai đoạn cuối

cùng để cách ly tụ tích hợp khỏi các điện dung ký sinh bên ngoài có thể làm

thay đổi độ chính xác của bộ lọc Mặc dù không có chân đầu ra nhưng có thể

tạo rãnh ở tần số cực bằng cách tính tổng đầu vào và đầu ra thông dải

Hình 3 Lưu đồ thiết kế bộ lọc chung

- Phần mềm thiết kế Fiter của Maxim rất được khuyến khích Phần mềmnày tự động tính toán bộ lọc, cực và Qs dựa trên hình dạng ống nối được yêucầu, vì vậy không cần tính toán thủ công

-Các lệnh điều khiển theo trình đơn và đồ thị phản hồi bộ lọc trên mànhình đưa người dùng đi qua toàn bộ quá trình thiết kế, bao gồm việc lựa chọncác giá trị điện trở để triển khai bộ phù hợp với MAX274

trở):

- Nếu quy trình thiết kế bộ phụ kiện đã được hoàn thành như được nêutrong hình 3,ngoại trừ việc lựa chọn điện trở bên ngoài,hãy làm theo các bướcsau:

MAX274 có các giới hạn mà giá trị F0 / ¿Q có thể được thực hiện.Các giớihạn này bị ràng buộc bởi băng thông khuếch đại hữu hạn và khả năng dẫnđộng tải của bộ khuếch đại (tính theo tần số cao nhất F0 / ¿Os cao nhất) cũngnhư khả năng thu tiếng ồn của bộ khuếch đại và khả năng mắc lỗi do điệndung lạc(đặt giới hạn tần số thấp trên các cực).Tham khảo hình 4 để đảm bảo

11

mỗi cặp F0 / ¿Q đều nằm trong phần 'có thể thực hiện được' của biểu đồ.Nếu

Q của bộ lọc quá cao,hãy giảm chúng bằng cách tăng thứ tự bộ lọc (nghĩa làtăng số cực trong tổng thể)

Tần số cao F0s (lên đến 400kHz) và Q cao nằm ngoài giới hạn của hình 4cũng có thể thực hiện được nhưng F0 và sẽ lệch đáng kể so với lý tưởng.Điềuchỉnh các giá trị điện trở bằng cách tạo mẫu

Tính toán các giá trị điện trở bằng cách sử dụng đồ thị và phương trìnhtrong các bước từ A đến D của phần này.Bắt đầu bằng cách ước tính các giátrị cần thiết theo đồ thị;sau đó sử dụng các phương trình đã cho để lấy ra 1giá trị chính xác

Các giá trị điện trở không được vượt quá 4MΩ vì điện dung kí sinh làm tắtcác giá trị cao như vậy gây ra lỗi F0/Q qua mức.Các giá trị thấp hơn 5kΩ đối

Chân điều khiển tần số(FC) được kết nối với V+,GND,hoặc V- và thang

đo R1 và R3 để chứa nhiều mức tăng và giá trị Q.Các cài đặt FC khác nhau cóthể được chọn cho mỗi phần.Tham khảo phần kết nối chân FC.Các bước đểtính toán giá trị điện trở được đưa ra dưới đây

Điện trở R 3đặt Q cho phần các giá trị R3 được vẽ trên đồ thị,giả sử Q=1;vì

R3tỷ lệ với Q nên nhân giá trị của đồ thị với Q.Có 3 lựa chọn cho R3tùy thuộcvào cài đặt FC, chọn cài đặt cung cấp giá trị điện trở hợp lý(5kΩ< R 3<4MΩ)

R3>4MΩ có thể được sử dụng nếu cần thiết Tham khảo phần biến đổi điệntrở giá trị cao để biết giải thích về điện trở "Ts"

13

*Bước D: Tính R1

Điện trở R1 đặt mức tăng ích.Nếu mức tăng ích của từng phần chưa đượctính toán, hãy tham khảo tối ưu hóa tăng ích của bộ lọc theo tầng,thứ tự cácphần.R1 tỷ lệ nghịch với độ tăng ích LP.Giá trị của R1 cho mức tăng từ 1 đến

10 được vẽ đồ thị;thang đo R1 theo mức tăng ích mong muốn

Bộ lọc thông thấp: cài đặt chân FC đã được chọn ở bước C(hoặc ở các tínhtoán phần trước)

5.Tính toán lại các giá trị điện trở để bù lỗi băng thông cho bộ khuếch đại bộ lọc:

Một số biểu đồ đặc tính hoạt động điển hình cho thấy sai lệch về F0 và Q

so với các giá trị mong muốn do độ tăng ích của bộ khếch đại bên trong.Nếumuốn điều chỉnh hãy sửa những sai lệch này bằng cách tính toán lại các giátrị R1 − R

4

6.Xây dựng 1 nguyên mẫu bộ lọc:

Xây dựng và thử nghiệm tất cả các thiết kế bộ lọc Tham khảo phần tạomẫu,bố cục bảng PC của bảng dữ liệu.Đối với các ứng dụng yêu cầu độ chínhxác cao(ví dụ:những ứng dụng có phần bộ lọc chứa Q s lớn hơn 10) hoặcnhững máy sử dụng mặt đất,nên thực hiện quy trình điều chỉnh nguyên mẫucuối cùng.Xây dựng 1 bộ phụ kiện nguyên mẫu, sau đó điều chỉnh các giá trịđiện trở của từng phần cho đến khi đạt được độ chính xác mong muốn

*Biến đổi điện trở giá trị cao

15

Các điện trở giá trị cao(lớn hơn 4MΩ) được sử dụng trong mạch lọcMAX274/MAX275 gây ra lỗi F0 và Q quá mức.Để giảm trở kháng của cácđường phản hồi này trong khi vẫn duy trì dòng phản hồi tương đương,sửdụng phương pháp điện trở "T" được chỉ ra trong hình 5.

Hình 5.Điện trở T-mạng giảm giá trị điện trở.

Fos nhỏ hơn 100 Hz có thể được thực hiện bằng cách sử dụng mạng T.Mạng

T cung cấp các giá trị điện trở lớn tương đương cho R2 ,R3 và R4,cần thiết chocác bộ lọc tần số thấp Tuy nhiên mạng T làm giảm phạm vi động bằng cáchgiảm mức tín hiệu đầu vào.Lưu ý rằng điện dung có trên các giá trị điện trởcao này bảo vệ phản hồi của bộ nạp ở tần số cao.Để có kết quả tốt nhất,hãyxây dựng nguyên mẫu và kiểm tra kỹ hiệu suất của nó

*Số cực lẻ:

Đối với các thiết kế thông thấp có số cực lẻ thêm 1 bộ lọc thông thấp RCsau phần bộ lọc cuối cùng.Giá trị của RC phải là:RC=1/2πTT 0 trong đó T là

Kết nối FC với GND cho tất cả các ứng dụng,ngoại trừ trường hợp giá trị

điện trở giảm xuống dưới 5kΩ(ở F0 s cao,Qs thấp).Trong những trường hợp

này kết nối FC với V+.Đối với F0 s thấp và Qs cao, kết nối FC với V- để giữ

giá trị của R1 và R3 dưới 4MΩ.Sai số F0 vàQcao hơn đáng kể khi FC được kết

nối V+ hoặc V-(xem đặc điểm hoạt động điển hình).Việc điều chỉnh các giá

trị điện trở này bù cho những lỗi này vì các lỗi là lặp lại từ bộ phận này sang

bộ phận khác.Lưu ý rằng tạp âm tăng gấp 3 lần khi FC được kết nối với V+

*Xếp tầng các phần giống nhau cho thông dải đơn giản nhất

Nếu thiết kế bộ lọc thông dải trong đó một tần số duy nhất( hoặc một dải

tần số rất hẹp)phải được vượt qua, 1 số phần bậc 2 có F0s và Qs giống nhau có

thể được xêp tầng.Kết quả Q (tính chọn lọc) của bộ lọc là 1 hàm của Qs của

các phần riêng lẻ và số lượng các phần được xếp tầng:

*Tạo đầu ra Notch

Một Notch(không) có thể được tạo trong phản hồi bộ loc bằng cách tính

tổng tín hiệu đầu vào với BPO Sử dụng 1 op-amp mở rộng( hình 6a).Phần

notch sẽ có các cực và đặc tính Q của phần bậc 2,cũng như số 0 ở tần số

cực(chức năng chuyển được cho trong hình 6a).H OBP(hệ số tăng ích BP tại F0)

phải được đặt chính xác để tín hiệu đầu vào được tổng hợp với BPO hủy

chính xác ở tần số cực Do đó độ suy giảm tối đa của notch là 1 hàm số có độ

chính xác của R1 ,R

3 R

¿ vàR

BP.Một notch có thể được sử dụng để tạo ra 1 giá trị rỗng trong băng thông

của bộ lọc thông thấp để loại bỏ các tần số đặc biệt(xem phần ứng dụng)

Hình 6.sơ đồ lọc chắn dải

*Tối ưu hóa lợi ích bộ lọc theo tầng,sắp xếp thứ tự các phần

- Mức tăng trên các phần riêng lẻ trong bộ lọc có thể được đặt bằng nhiềucách,miễn là tổng mức tăng từ đầu vào đến đầu ra của bộ lọc là chínhxác.Thông thường độ lợi không thể được chia đều cho các phần vì các F0 s và

Qs khác nhau tạo ra các đỉnh và đỉnh khếch đại ở các tần số khác nhau chomỗi phần

- Mục tiêu trong việc chọn mức tăng là ngăn đầu ra của phần dao động vượtquá mức ±3.25V(sử dụng nguồn cung cấp ± 5V) trong khi tín hiệu đầu vàođầy đủ được áp dụng.Mặt khác,nếu mức tăng tiết diện được đặt quá thấp vàchỉ sử dụng 1 phần nhỏ dải đầu ra thì hệ số nhiễu sẽ tăng lên.Phân bố độ tăngích tối ưu giữa các phần cho biết mỗi phần dao động càng gần ±3.25V thì sẽcàng tốt trong 1 phạm vi tần số rộng

- Kiểm tra đầu ra không sử dụng (BPO_ hoặc LPO_) và nút HP bên trongxem có quá áp không,vì việc cắt ở bất kì nút nào sẽ gây ra méo ở đầu ra.Nút

- Phần mềm thiết kế bộ lọc của maxim cho phép đạt được mức tối ưu bằng

cách vẽ biểu đồ mức tăng đầu ra của từng phần bộ nối tiếp tầng kế tiếp

nhau,bao gồm cả nút bên trong.Mức tăng có thể được điều chỉnh theo cách

thủ công và các phần được sắp xếp lại thứ tự để có dải động tổng thể tốt nhất

- Để tối ưu hóa mức tăng mà không cần sự trợ giúp của phần mềm,hãy bắt

đầu bằng cách sắp xếp lại thứ tự các phần tử từ Q thấp nhất đến Q cao

nhất.Chia đều độ tăng ích giữa các phần,đặt mỗi phần tăng thành:

H O

trong đó:A=bộ lọc tổng thể đạt được

OBPcho các thiết kế thông dải(đạt được ở F0 )

H O =H OLP cho các thiết kế thông thấp(đạt được ở DC) N=tổng số

phần

- Cách tiếp cận này cung cấp 1 giải pháp tốt để cắt bớt các vấn đề trong các

phần Q cao bằng cách giữ cho mức tăng thấp trong các phần đầu tiên(Q

thấp).Sau đó, độ tăng ích có thể điều chỉnh trong phần cứng để tối ưu hóa

phạm vi hoạt động tổng thể

*Điện trở

- Ngoài độ chính xác, tiêu chí quan trọng nhất để lựa chọn điện trở là điện

dung ký sinh trên điện trở Điện dung điển hình phải nhỏ hơn 1pF Điện trở

quấn dây có một số giá trị picofarads, cũng như độ tự cảm không thể đáp ứng

được (KHÔNG ĐƯỢC SỬ DỤNG CÁC LOẠI NÀY) Điện dung làm giảm

hiệu quả điện trở ở tần số cao (đặc biệt khi sử dụng điện trở có giá trị cao) và

gây ra sự lệch pha trong các vòng phản hồi Không lắp điện trở trong ổ cắm,

điện dung ổ cắm xuất hiện trên các điện trở và sẽ gây ra lỗi đáng kể ở F0và Q

Điện trở màng kim loại giảm thiểu tiếng ồn tốt hơn so với loại carbon

*Tạo mẫu, Bố cục bo mạch PC

Để có bộ lọc có độ chính xác cao nhất, hãy xây dựng nguyên mẫu bộ lọc

trên bo mạch PC với bố cục càng giống với mạch sản xuất cuối cùng càng tốt

Nếu một máy bay mặt đất sẽ được sử dụng trong sản xuất, hãy xây dựng các

bộ lọc nguyên mẫu trên một bảng đồng Không sử dụng breadboard loại đẩy

vào để tạo mẫu - điện dung pin-to-pin quá cao Để tạo mẫu nhanh hơn, bộ

công cụ đánh giá MAX274 bao gồm một mạch PC-board để kiểm tra thiết kế

Các lỗi nhạy cảm với bố cục, mặc dù có thể lặp lại từ phần này sang phần

khác, thay đổi tùy theo vị trí điện trở, định tuyến theo dõi và bố trí mặt phẳng

Để có độ chính xác cao nhất, hãy sử dụng cách bố trí được khuyến nghị được

cung cấp trong Hình 7a và 7b Giữ tất cả các dấu vết, đặc biệt là LPI_ và BPI,

càng ngắn càng tốt LPI_ và BPI đặc biệt nhạy cảm với điện dung đất

và có thể gây ra lỗi trong Q Nếu sử dụng mặt phẳng nối đất, hãy điều chỉnh

bộ lọc nguyên mẫu bằng cách điều chỉnh các giá trị điện trở để loại bỏ các lỗi

do điện dung đất gây ra

Ngăn chặn sự ghép nối điện dung giữa các chân Việc ghép nối giữa BPI_

và BPO_ có thể gây ra lỗiF 0 ; điện dung trên các điện trở kết nối IN và BPO_(R3), BPI_ và LPO_ (R2), và BPO_ và LPI (R4) gây ra lỗi F0và Q Giảmthiểu những sai sót này bằng thực hành bố cục "chặt chẽ" (dấu vết ngắn nhất)

Hình 7.Bố cục PC-Board được đề xuất MAX274 cho

DIP *Đo F0và Q

Đối với các bộ lọc nhiều bậc, hãy đo từng phần một cách chia nhỏ, trướckhi xếp tầng, để xác minh đúng F0và Q Để có kết quả tốt nhất, hãy đo BPO_bằng máy phân tích phổ. F0là tần số tại đó đầu vào và BPO_ lệch pha nhau

180 ° Q là tỷ số của F pK trên băng thông 3dB của BPO_ (Hình 2), trong đóFpK là tần số mà độ lợi BPO_ là lớn nhất (có thể không bằngF0)

Độ chính xác Độ nhạy F0đối với dung sai điện trở bên ngoài là 1: 1, ví dụ:

sử dụng điện trở dung sai 1% cho R2 và R4 sẽ thêm sai số ± 1% cho F0(nênthêm vào sai số ± 1% của MAX274, đảm bảo quá nhiệt độ) Sai số Q có độlớn lớn hơn, vì chúng là một chức năng của bộ chia điện trở bên trong (điều

*Loại bỏ bù đắp DC

Hình 8a và 8b trình bày các phương pháp loại bỏ điện áp bù DC tại LPOPhương pháp đầu tiên hiển thị các tín hiệu ngắt DC có thể điều chỉnh đượcđưa vào BPI hoặc đầu vào bộ lọc RTRIM phải được điều chỉnh cho đến khi

bù DC bị vô hiệu tại LPO (Hình 8a) Hình 8b cho thấy một giải pháp đơngiản cho các bộ lọc thông thấp loại bỏ bù đắp DC bằng cách ghép nối AC vớiđầu ra LPO_, đồng thời cho phép một đường dẫn DC qua R từ đầu vào Ở tần

số DC và tần số thấp, đầu ra bằng với đầu vào tín hiệu được lọc trước (trênR); ở tần số cao hơn, C dẫn và đầu ra bằng tín hiệu tại LPO_ Cực RC bênngoài nên được đặt tần số thấp hơn ít nhất một thập kỷ so với Fo của bộ lọctổng thể Bộ khuếch đại có độ lệch thấp có thể đệm tín hiệu đầu ra, nếumuốn Đối với bộ lọc thông dải, một bộ lọc thông cao RC có bộ đệm đơngiản ở đầu ra sẽ loại bỏ phần bù DC

Hình 8a Loại bỏ phần bù được cắt gọt

21

Hình 8b Loại bỏ phần bù được cắt tỉa

*Tạp âm và sự biến dạng

Mật độ phổ nhiễu được thể hiện trong Đặc tính hoạt động điển hình Sựphân bố tần số tiếng ồn được định hình bởi độ lợi và đáp ứng của bộ lọc(phần Q cao hơn sẽ có đỉnh nhiễu cao hơn tương ứng xung quanh tần số cực),cũng như bởi tiếng ồn i / f của bộ khuếch đại Với Fc được đặt thành V +,nhiễu lớn hơn 3 lần so với nếu đặt thành GND hoặc V-; do đó, tránh cài đặtnày cho các ứng dụng nhạy cảm với tiếng ồn Đồ thị mật độ tiếng ồn từ Đặctính hoạt động điển hình có thể được chia tỷ lệ thành bất kỳ độ lợi hoặc Qnào để ước tính tiếng ồn chính xác

MAX274 có thể điều khiển tải 5k2 đến thường trong phạm vi + 500mVcủa đường ray cung cấp với độ méo không đáng kể Kết quả đầu ra có thể lênđến 100pF; tuy nhiên, các bộ lọc có Fos và Q cao sẽ trải qua một số dịch pha(1 ở 100kHz tạo ra 130PF, F0= 100kHz, Q = 10 phần)

*Nguồn cung cấp

MAX274 có thể được vận hành từ 1 bộ nguồn hoặc bộ nguồn kép(Hình9).Chân V+ và V- phải được bỏ qua đúng cách đến GND với điện phân4,7µF(ưu tiên tantilum) và tụ điện gốm 0,1µF mắc song song.Chúng phảicàng gần nguồn cung cấp chip càng tốt

Đối với các ứng dụng nguồn cung cấp đơn,GND phải được tập trung giữađiện ấp V+ và V- để tín hiệu vẫn ở trong phạm vi chế độ chung của bộ