BÁO cáo THỰC NGHIỆM môn THỰC tập điện tử số CỔNG LOGIC(1) ĐỊNH NGHĨA – PHÂN LOẠI – đặc TRƯNG

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ VIỄN THÔNG BÁO CÁO THỰC NGHIỆM MÔN THỰC TẬP ĐIỆN TỬ SỐ Lớp ELT3103 45 Giảng viên HD ThS Trần Như Chí ThS Hoàng Bảo Anh Họ và tên Nguyễn Thị Trang Nguyễn Duy Đạt M[.]

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KHOA ĐIỆN TỬ - VIỄN THÔNG

BÁO CÁO THỰC NGHIỆM MÔN: THỰC TẬP ĐIỆN TỬ SỐ

Lớp : ELT3103_45 Giảng viên HD: ThS Trần Như Chí

ThS Hoàng Bảo Anh

Họ và tên :Nguyễn Thị Trang

Nguyễn Duy Đạt MSV: 20021588

20021510

HÀ NỘI - 2022 BÀI 1: CỔNG LOGIC(1)

ĐỊNH NGHĨA – PHÂN LOẠI – ĐẶC TRƯNG

I Định nghĩa – Bảng chân lý

1.1 Yếu tố logic chứa 1 bít thông tin

Công tắc LS8 Đèn LED Mức thế Ký hiệu trạng

thái

Ký hiệu toán học

- Định nghĩa về mức logic và yếu tố logic chứa 1 bit thông tin :

+ Mức logic là điện áp trên đầu vào và đầu ra của cổng tương ứng với logic “1”

và logic “0” Mức logic phụ thuộc vào điện áp nguồn nuôi của cổng

+ 1 bit thông tin chứa một trong hai bit 0 hoặc 1 1 tương ứng với mức cao (High

“H”) , 0 tương ứng với mức thấp (Low “L”)

1.2 Các cổng logic

2 Khảo sát nguyên lý hoạt động của cổng đảo (Inverter)

Công tắc LS8 Lối vào A Lối ra C

- Định nghĩa về cổng đảo : Cổng đảo là cổng được thực hiện hàm phủ định trong đại số Boole:

- Viết công thức đại số logic cho cổng đảo : f = 𝐴̅

- Trường hợp lối vào bỏ lửng tương ứng với trạng thái của lối vào A = 0

3 Khảo sát nguyên lý hoạt động của cổng không đảo với collector (O.C Open collector)

- Định nghĩa về cổng không đảo : Cổng không đảo là cổng cachhs ly và nâng dòng cho tải

- Công thức đại số logic cho cổng không đảo : f = A

- Trường hợp lối vào bỏ lửng tương ứng với trạng thái của lối vào cao

4 Khảo sát nguyên lý hoạt động của cổng “ KHÔNG VÀ” có hai lối vào “2- Input NAND)

- Định nghĩa về cổng NAND : là cổng dùng để thực hiện một lúc hai chức năng là AND và NOT Cổng NAND có hai hay nhiều ngõ vào và 1 ngõ ra

- Biểu thức logic cổng NAND: f = 𝐴𝐵̅̅̅̅

- Nhận xét trường hợp lối ra khi một trong hai lối vào thấp (0) : cao(1)

 Kết luận cổng NAND làm việc theo kiểu “HOẶC ĐẢO” với mức logic 0

- Bỏ lửng không nối chân B của IC1/a , chân A nối với công tắc logic LS7 , chân

C nối với chốt 15 bộ chỉ thị logic gạt công tắc thì trạng thái ra giống với cổng đảo ở mục 2.2

5 Khảo sát nguyên lý hoạt động của cổng “NAND” có hai lối vào với lối ra collector hở (2-Input open collector NAND)

- So sánh kết quả trong D1-5 với bảng chân lý D1-4 của cổng NAND trong mục 4: giống nhau

6 Khảo sát nguyên lý hoạt động của cổng “HOẶC” có hai lối vào (2-Input OR)

1 0 1 0 1

- Định nghĩa về cổng OR: Cổng OR là mạch điện thực hiện hàm cộng trong đại

số chuyển mạch

- Công thức đại số logic cho cổng OR: f = A + B hay f = A + B + C + D +

- Nhận xét trường hợp lối ra khi một trong hai lối vào thấp (0): cao (1)

 kết luận cổng OR không làm việc theo kiểu “VÀ” (AND) với mức logic 0

7 Khảo sát nguyên lý hoạt động của cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2- Input XOR)

- Định nghĩa về cổng XOR: là cổng khác dấu, tổng cộng modun 2

- Viết biểu thức logic cho cổng XOR: f = A 𝐵̅+𝐴̅ B = A⊕B

- Lập bảng chân lý và viết biểu thức đại số logic cho:

- Cổng AND 2 lối vào

1 0 0

- Biểu thức đại số logic cho cổng AND 2 lối vào : f = A.B

- Cổng NAND 4 lối vào

Lối vào 1 Lối vào 2 Lối vào 3 Lối vào 4 Lối ra

- Biểu thức logic đại số cho cổng NAND 4 lối vào: 𝑓 = 𝐴𝐵𝐶𝐷̅̅̅̅̅̅̅̅

- Cổng OR với 3 lối vào

- Biểu thức logic cho cổng OR 3 lối vào : f = A + B + C

II Phân loại cổng logic

1 Cổng AND loại Diode Logic(DL)

LS7 LS8 Lối vào A Lối vào B Lối ra C

- Giải thích nguyên tắc hoạt động của cổng AND loại DL :

+ Nếu đầu vào A và B ở mức 1 (5V) khi đó hai D1 và D2 được phân cực nghịch nên không có dòng chạy qua hai diode này nên ở A.B sẽ có điện áp bằng điện áp 5V (Mức 1)

+ Nếu A ở mức 1 và B ở mức 0 lúc này D1 được phân cực nghịch và B được phân cực thuận nên dòng từ điện trở qua D2 làm cho ở A.B ko có dòng điện ==> A.B = 0 (0V)

+ Tiếp tục nếu A mà ở 0V còn B ở mức 1 thì lúc này D1 được phân cực thuận và D2 được phân cực nghịch, dòng điện sẽ từ điện trở qua D1 cũng làm cho A.B ko có dòng điện ==>A.B = 0 (0V)

+ Trường hợp cuối cả hai đầu A và B đều ở mức 0 (0V) thì cả hai diode D1

và D2 đều phân cực thuận nên dẫn dòng từ điện trở qua 2 diode làm cho đầu A.B ko có dòng điện ==> A.B = 0(0V)

- Ưu điểm :

+ Mạch điện đơn giản , dễ tạo ra các cổng AND nhiều lối vào Ưu điểm này cho phép xây dựng ma trận diode với nhiều ứng dụng khác nhau

+ Tần số công tác có thể đạt cao bằng cách chọn các diode chuyển mạch nhanh +Công suất tiêu thụ nhỏ

- Nhược điểm :

+ Độ phòng vệ nhiễu thấp (VRL rất lớn)

+ Hệ số ghép tải nhỏ

2 Cổng NAND loại Resistor – Transistor Logic (RTL)

LS7 LS8 Lối vào A Lối vào B Lối ra C

- Giải thích nguyên tắc hoạt động của cổng NAND loại RTL:

+ Khi cả LS7 và LS8 đóng (1) thì sẽ có một dòng IB làm cho transistor đóng , suy ra dòng điện chạy trong Collector sang Emitter(từ VCC về GNĐ) tại C có điện áp = 0

+ khi một trong hai LS7 hoặc LS8 đóng thì dòng IB rất nhỏ nên trasistor mở VC

= VCC – IC * R4 mức cao logic = 1

- Phân tích ưu nhược điểm của sơ đồ :

+ ưu điểm : Linh kiện dễ kiếm

+ nhược điểm : Phải tính toán thông số để cho transistor làm việc ở điểm làm việc tĩnh

3 Cổng NAND loại Diode – Transistor Logic(DTL)

LS7 LS8 Lối vào A Lối vào B Lối ra C

- Nguyên lý hoạt động : nửa đầu mạch có diode có nguyên lý hoạt động giống với mạch AND loại DL sau đó được nối với một transistor công tắc ở chế độ khóa

có công dụng như cổng NOT vì thế đầu ra cổng AND loại DL được qua cổng NOT đổi ngược lại và được cổng NAND

- Ưu điểm :

+ Nhờ các diode độ chống nhiễu trên lối vào của T2 được cải thiện

+ Mức logic thấp tại lối ra C giảm xuống khoảng 0,2 V

+ Do IRhmax và IRlmax của transistor bán dẫn có thể lớn hơn nhiều so với diode nên

hệ số ghép tải của cổng cũng tăng lên

- Nhược điểm : Trễ truyền lan còn lớn

4 Cổng NAND loại Transistor – Transistor Logic(TTL)

LS7 LS8 Lối vào A Lối vào B Lối ra C

- Nguyên lý hoạt động :

+ Khi bất kỳ một lối vào ở mức thấp thì T3, T4 thông bão hòa do đó T5 Và T7 đóng còn T8 thông nên đầu ra của mạc sẽ ở mức cao

+ Khi tất cả các lối vào đề ở mức logic cao thì transistor T3 , T4 cấm , đầu ra sẽ xuống mức thấp

- Ưu nhược điểm :

+ Đầu ra TTL hoạt động như bộ thu nhận dòng ở trạng thái thấp(T7) và cung cấp dòng ở trạng thái cao (T8)

+Ngõ ra C kéo lên transistor nên được gọi là ngõ ra tích cực (active pull up ) hay còn gọi là ngõ ra cột chạm(totel pole) Với T8 sẽ không có dòng nào truyền qua + Rc khi ngõ ra ở mức thấp nên sẽ giảm bớt dòng điện tiêu hao trong mạch Trong khi kiểu kéo lên thụ động sẽ làm cho T7 dẫn một dòng khá lớn khi ngõ ra

ở mức thấp

+ ưu điểm thứ 2 là khi C ở trạng thái cao T8 có trở kháng đầu ra thấp nên rất thuận tiện nếu tải có tính dung C

+ Nhược điểm : thể hiện trong giai đoạn chuyển tiếp từ thấp lên cao Vì T7 tắt chậm nên khi T7 chưa tắt mà T8 đã dẫn, thời gian này (vài ns) cả 3 transistor đều dẫn điện nên hút một dòng tương đối lớn

5 Cổng NAND collector hở

LS1 LS2 Lối vào A Lối vào B C ( nối J1) C ( không

nối J1)

III Cổng CMOS

0 1 0 1 1

So sánh trạng thái logic với cổng NAND – TTL : giống nhau

IV Bộ chuyển đổi mức TTL – CMOS & CMOS – TTL

Công tắc

LS1