Giáo trình IUH linh kiện điện tử Chương 4,5,6.pdf

Linh kiện điện tử 159Chương 4 Sau khi học xong chương này người học có thổ: - Mô tá được cấu tạo, nguyên lý hoạt động, dặc tuyến và ứng dụng cùa các loại transistor trường FET - Tính toá

Linh kiện điện tử 159

Chương 4

Sau khi học xong chương này người học có thổ:

- Mô tá được cấu tạo, nguyên lý hoạt động, dặc tuyến và ứng dụng cùa các loại transistor trường FET

- Tính toán dược các dạng mạch phân cực

- Tra cún datasheets và sứ dụng được các loại FET trong các ứng dụng dơn gián.

- Biết cách kiêm tra, xác định chân cực và đánh giả dược chất lượng cùa các loại FET.

160 Linh kiện điện tử

Nội dung chính:

4.1 Khái niệm, phân loại, ký hiệu

4.2 JFET

4.2.1 Cấu tạo, nguyên lý hoạt động.

4.2.2 Dặc tuyến của JFET

4.2.3 Các thông số cơ bủn cùa JFET

4.3 MOSFET

4.3.1 MOSFET kênh liên tục

4.3.2 MOSFET kênh gián đoạn

4.3.3 Phản cực cho FET

4.4.4 Phản cực cho MOSFET

4.5 Các thông so cơ bán của MOSFET

4.6 Các cách mắc cơ bản của FET

4.1 KHÁI NIỆM, PHÂN LOẠI, KÝ HIỆU

FET (Field Effect Transistor) là nhóm linh kiện tích cực làm việc dựa trên hiệu ứng trường Dòng điện qua kênh dần được diều khiến bằng diện áp (hay diện trường) bên ngoài FET chia làm hai loại là JFET và IGFET (hình 4.1):

- JFET (Junction Field Effect Transistor): Transistor điều khiến bằng hiệu ứng trường qua cống tiếp giáp PN

- IGFET (Isolated Gate Field Effect Transistor): Transistor điều khiển bằng hiệu ứng trường qua cống cách điện, thường gọi là MOSFET (Metal-Oxide Semiconductor FET) theo cấu trúc của cống cách diện MOSFET lại chia làm hai nhóm:

+ MOSFET kênh liên tục hay DMOSFET

+ MOSFET kênh gián đoạn hay EMOSFET

Vói mồi loại FET lại có hai loại theo kênh N và kênh p So với transistor lường cực (BJT), FET có các ưu diêm sau:

- Trờ kháng vào rất cao /?i =109 -í- 10l2Q;

Linh kiện điện tử 161

- Tạp âm ít hơn nhiều so với BJT Lý do BJT dẫn dòng bằng cà hai loại hạt electron (e‘) và lồ (+), còn dòng trong FET chi do một loại hạt là electron (kênh N) hoặc lồ (kênh P) tạo ra

- Hệ sổ khuếch đại thấp hơn nhiều so với BJT;

MOSFET thường được dùng ờ chế độ chuyển mạch công suất trong các mạch nguồn switching

(ữ) JFET (A) MOSFET kênh liên tục (c) MOSFET kênh gián đoạn

G (Gate) Giữa cực cồng (lớp bán dần P) và đe (bán dần N) hình thành lớp chuyến tiếp PN Giữa hai cực D và s hình thành một kênh dẫn loại N được cách ly với cực cống G bơi chuyên tiếp PN (hình 4.2)

162 Linh kiện diện tủ’

Đ ọ

—> p

p'r-£

N

Hình 4.2 Cấn trúc và ký /liệu JFETkênh N (a) JFET kênh p (b)

Tương tự nếu dùng đế bán dẫn p và ghép với cực cổng là bán dần

N ta sẽ có loại JFET kênh p Ký hiệu hai loại JFET kênh N (hình 4.2, a)

và kênh p (hình 4.2, b)

4.2 / 2 Nguyên lý hoạt động cùa JFET

Vì hai loại JFET kênh N và kênh p có nguyên lý tương đương, chi khác chiêu dòng diện và áp phân cực, do dó dưới dây ta chi phân tích một loại thông dụng là JFET kênh N

De khảo sát hoạt động cùa JFET mắc mạch phân cực cho transistor

mối nối PN luôn phân cực ngược Nguồn V[)S đố tạo dòng qua kcnh dẫn /ỡ-

JFET kênh N nên V gs < 0 (mắc cực âm vào cực G) và V ds > 0

Hình 4.3. Hoạt dộng cùa JFET

Dưới tác dụng cùa các diện trường này, trên kênh dần sẽ xuất hiện một dòng diện hướng tử D sang s gọi là dòng máng ỈỊ) Độ lớn của dòng //) phụ thuộc vào độ dần diện cùa kênh và nguôn V[)S và dược điều khiến bằng the cực cống Ỉ7GS-

Linh kiện điện từ 163

4.2.2. Dặc tuyến của JFET

4.2.2.1 Đặc tuyến ra cùa JFET

dòng I[) tương ứng Tìm sự phụ thuộc hàm số sau:

Phương trình (4.1) gọi là đặc tuyến ra cùa JFET

tuyến ra cùa JFET (hình 4.5)

Từ họ đặc tuyến ra, hoạt động của JFET có ba miền như sau:

- Miền điện trớ: Là miền gần gốc khi V ds >0 và có giá trị nhỏ Lúc này phần kênh N gần máng dương hơn vùng p cùa cổng Tiếp giáp PN phân cực ngược, không có dòng qua công Kênh N lúc này hoạt động như một điện trờ thuần Giá trị điện trờ kênh thay đồi theo thế phân cực cổng:

r = r,la

' (1-^/r,)2Trong đó rd0 là điện trở kênh khi thế 1ZG5 = 0

(4.2)

- Miền bão hòa: Khi tăng dần V ds , mien điện tích không gian tại tiếp giáp PN nở dần ra, độ rộng kênh bị thu hẹp dần, điện trở kênh tăng lên nên độ dốc đặc tuyến giám dần

164 Linh kiện điện tử

Hình 4.5. Họ đặc tuyến ra cua JFET

Khi V[)S ~ Vp hai mien PN chạm nhau, kênh bị bóp nghẹt, dòng máng /p = ỈDSS không lăng nữa vá không phụ thuộc vào diện áp VDS

Đoạn đặc tuycn này năm ngang (vùng bão hỏa), dông 1|) bây giờ chú yếu phụ thuộc vào thê cóng I Ú5 Đây lá vùng JFET làm việc như một phân tử khuêch dại dòng máng I|) dược điêu khiên băng thê l '(75 Diện áp ỉ7!’ gọi

là điện áp bóp nghẹt hay diện áp thất kênh

Thông thường = 0 -5- 8V khi r'(,-5 ov

— Miên dành thung thác hì Nêu tiếp tục tăng l/)5 den một giá trị

4.2.2.2 Dặc tuyến truyền đạt cua JFET

Dặc tuyến truyền dạt cua JFET la hàm phụ thuộc cua dong máng ỈD vào thê công /'(,5 khi cố định the I Ds theo phương trinh Shockley:

Linh kiện điện từ 165

Trong phương trình Shockley (4.3) dòng bão hòa I[)SS và thế khóa

di qua hai diêm giới hạn:

Hình 4.7. Họ đặc tuyên ra và đặc tuyên truyền đạt

Đường dặc tuyến truyền dạt có thế dược suy ra từ họ đặc tuyến ra cùa JFET Trôn hình 4.7 cho thấy tương quan giữa họ dặc tuyến ra và đặc tuyến truyền đạt

166 Linh kiện điện tử

V(iS(ọỊj) dòng máng triệt tiêu li) - 0 Nối các điểm tọa độ tương ứng ta được đường cong đặc tuyên truyên đạt

Dần chi bằng một loại hạt:

- hoặc lỗ trống (+) vớiJFET kênh p

Linh kiện điện từ 167

Các thông số kỹ thuật của JFET dược cung cấp bới nhà sàn suất trong các datasheets kèm theo Khi sừ dụng FET chúng ta càn quan tâm den những thông số chính sau đày:

- Loại JFET: kênh N hay kênh p

- Chuẩn dóng vò TO xác định vị trí các chân cực

- The khóa pG-.s(on) - thế điều khiên đê dòng /ư= 0

Các thông sổ giới hạn bao gồm:

— Diện áp tối da: (Ep$-; Fdg; F(7.w)max

MAXIMUM RATINGS

Rating Symbol Value Unit

N-Channcl Junction Field Effect Transistors, depletion mode

(Type /\) designed lor audio and switching applications.

Drain -Source Voltage VDS 25 Vdc

Drain - Gate Voltage V qg 25 Vdc

Reverse Gate - Source Voltage VGSR -25 Vdc

Total Device Dissipation @ TA - 25 c

Derate above 25 c

2.82

mW mW/ c Operating Junction Temperature Tj 135 c

TS|fl -65 to+150 c Storage Temperature Range

STRAIGHT LEAD BULK PACK

BENT LEAD TAPE « REEL AMMO PACK

168 Linh kiện điện tử

ELECTRICAL CHARACTERISTICS (T a - 25 c unless otherwise noted:

DYNAMIC CHARACTERISTICS

Characteristic Symbol Min Typ Max Unit OFF CHARACTERISTICS

Gato • Soiree Breakdown Voltage

(lG - -lOnAdc Vos 0) V|HH>CiSS -25 - - Vdc Gato Reverse Current

Gate - Source Cutoff Voltage 2N5457

<VOtt - 15 Vdc - 10 nAdc) 2N5459 VftS(o«r> -0-1.0 - -60 VdcGato-Source Voltage

(Vos - 15 Vdc IÓ - 100 IIAde) 2N5457

I Pulse w dth • 630 ms Duty Cycle 10%

Forward Transfer Admittarice (Noto 1) 2N5457

(Vos - l5Vdc VOf o f 1kHz) 2N5458 |Y»I

1000 3000

•5000 5000 5500 Iimhos

Output Admittance Common Source (Noto 1)

(Vos 15 Vdc vos 0 1 1 kHz) |Y« I 10 50 IimhosInput Capacitance

(Vos 15 Vdc vos 0 1 1 kHz) ■Ọgs 4 5 70 pF Reverse Transfer Capacitance

(V jjj 1 5 Vdc Vas 0 f 1 kHz) 1.5 3.0 pF

Figure 2 Typical Drain Characteristics Figure 3 Common Source Transfer Characteristics

(http://onsemi.com)

Linh kiện điện từ 169

4.3 MOSFET

4.3.1. MOSFET kênh liên tục (D-MOSFET)

4.3.1 l.cấu tạo cua MOSFET kênh liên tục

Cấu trúc vật lý cùa D-MOSFET như trên hình 4.9 Trên nền bán dẫn loại p, người ta kkhuếch tán hai vùng bán dẫn loại N pha tạp đậm đặc (N") và nối liền chúng với nhau bằng một lớp bán dẫn loại N pha iạp thấp Trên bề mặt phủ một lớp mỏng chất cách điện SiO? Hai vùng bán dẫn N" được nối qua tiếp xúc kim loại (Al) kéo ra điện cực máng (D) và điện cực nguồn (S) Phần giữa đặt tiếp xúc kim loại kéo ra cực cổng (G) (hình 4.9, a)

Ký hiệu cùa D-MOSFET kênh liên tục như hình 4.9 b

4.3.1.2 Nguyên lý hoạt động cùa D-MOSFET

Phân cực cho MOSFET bang 2 nguồn IZGS và 1ZDS như hình 4.9 c.Ban đầu, đặt IZGS =0, khao sát sự phụ thuộc cua dóng /ị) = /(íz[)s)

Vì D-MOSFET có sằn kênh nên khi J'|)S nho và ngay cà khi JzGS=0V các diện từ tự do cũng đã dỗ dàng di chuyên từ s den D qua kênh N dê tạo ra dòng dần In

a) Khi l'(;s = 0, ỉn /nss (bão hòa)

Kênh dần lúc này hoạt động giống như một diện trở Dòng ln tăng

Thế Vp tương ứng cũng gọi là thế ngắt kênh.

170 Linh kiện điện tử b) Khi VGS > 0, Iu > IDSS

Thế cực cồng dương, nên hút các electron thiểu số ờ nền p lên kênh dần, mật độ hạt tài điện tăng cường làm kênh dần rộng ra, dòng Iu tăng

hợp này thường làm hỏng FET nôn không sừ dụng

c) Nếu V gs < 0, ỉu < luss

Cực công có thê âm nên đây các electron cùa kênh N chạy sang tái hợp với lồ trổng ở nền p, kết quả làm kênh dần thu hẹp dần, Iu giám, do

đó gọi là chế độ nghèo (depletion) Khi thế cồng âm đến một giá trị giới hạn Kgs (off) gọi là thế tắt kênh Vp dòng ỉo = 0.

Hình 4.10 mô tà họ dặc tuyến V-A lối ra và đặc tuyến truyền đạt của D-MOSFET liên tục kênh N Đặc tuyến có dạng tương tự JFET kênh

N gắn thêm phần (enhancement) cho mode giàu Kg’s>0 và Iu >

loss-Hình 4.10.Đặc tuyến truyền đạt và đặc tuyên ra của D-MOSFET

4.3.2.1 Cấu tạo của E-MOSFET

Cấu tạo của E-MOSFET giống như D-MOSFET, nhưng 2 vùng bán dẫn N' cùa cực nguồn s và cực cống G chưa được nối với nhau bằng kênh dẫn N Trên bề mặt phù một lớp mỏng chất cách điện SÌƠ2 Hai vùng bán dẫn N+ qua tiếp xúc kim loại (Al) kéo ra tạo cực máng (D) và cực nguồn (S) Ớ giữa đặt tiếp xúc kim loại kéo ra cực cồng (G)

Linh kiện điện tứ 171Cấu trúc vật lý và ký hiệu E-MOSFET như hình 4.11.

1 Blk (đế)

Lớp nghèo

SiO 2(l0p cách điện) Miền pha tạp đậm đặc N +

Hình 4.11. Cấu trúc vật lý và ký hiệu E-MOSFET

43.2.2 Nguyên lý hoạt động

Bình thường chưa có kênh dần giữa D và s nôn dòng máng ỉ[) - 0

tích dương cảm ứng, /p = 0

số ở miền P) phía đối diện bên kia cùa màng S1O2 (vùng nằm giữa 2 miền cực N") tạo thành một lớp nghèo (hình 4.12)

I ^=0,5V

Lớp nghèo

Hình 4.12 Khi 0<krGs<f/'n; V1)S>O

vùng N+, nên kênh dẫn vẫn chưa được hình thành, dòng máng /p=0

172 Linh kiện điện tử

dần N nối từ D sang s, nhờ dó các điện tư tự do dề dàng di chuyển từ s sang D dưới tác động cưa diện trường ngoài, dòng máng xuất hiện (hình4.13)

_L/)S=0,5V

/p=/inA

Hình 4.13 Khi vn < VCS<VDSS

vùng máng phân cực nghịch nên vùng nghèo nờ rộng làm hẹp kênh dần

và nghẽn tại cuối kênh, dòng máng lũ đạt trị số bão hoà (có trị lớn nhất

và không đỏi) loss (hình 4.14)

Hình 4.14 Khi VDSS<VGS

Nếu tiếp tục gia tăng I 'os > 1'oss vùng nghèo phía cực D càng nỏ’ rộng làm diêm nghen di chuyên về phía cực nguồn 5 nên dỏng /p vần giữ trị không dôi (bào hoà)

Quá trình trên dược mô ta trên dặc tuyến V-A lối ra và dặc tuyến truyền dạt cua E-MOSFET (hình 4.15)

Linh kiện điện từ 173

đạt (V t I i =4V) với EDS>E/)ss(b)

Tương tự JFET, dường dặc tuyến V-A lối ra cua 1 -MOSFET biểu diễn sự phụ thuộc của dòng máng //) vào the máng nguồn l'ns ứng với

từng giá trị cua the công nguồn I ' gs >0 cỏ hai mien

Miền diện trờ: Khi J'G'.S'> Ey/, và lý)s < E/W.S

4.3.3. Phân cực cho FET

4 3 3 / Khái niệm

Tương tự như B.IT, phân cực đổi với FET tức la dặt nguồn một chiều vào các chân cực cùa FET sao cho FET có thê lam việc ớ chè dộ khuếch dại hoặc chế dộ khóa Vói BJT mức độ phân cực dược thiết lập bằng dòng dáy ỈH và thế Efíi; Ớ chế độ khuếch dại với transistor Si thi:

Dòng ra /( dược dieu khiên bời dòng lối vào theo quan hệ tuyến tính

174 Linh kiện điện tủ'

Đối với FET được điều khiển bằng áp Dòng lối ra li) phụ thuộc vào thế lối vào theo công thức Shockley Các công thức chung cho FET là:

Với JFET và MOSFET kênh liên tục thì:

Đối với MOSFET kênh gián đoạn thì:

Có các phương pháp phân cực sau đây cho FET

- Phân cực cố định bằng hai bộ nguồn độc lập;

- Tự phân cực;

- Phân cực bang cầu phân áp

4.3.3.2 Phản cực cố định bang hai nguồn độc lập

Sơ đồ mạch phân cực như hình 4.16 Trong đó:

Xác định các tham số phân cực tĩnh V gsq , ỉdọ > V ds > V d V g > K s

-Hình 4.16. Phản cực bang hai nguồn độc lập

Viết phương trình định luật Kirchhoff cho mạch vòng cồng nguồn

Linh kiện điện tử 175

Vc,G là nguồn một chiều ổn định nên Vcs cũng không thay đôi do

dó mạch dược gọi là “mạch phân cực co định"

Dòng máng nguồn tuân theo phương trinh Shockley:

Viết phương trình định luật Kirchhoff cho mạch vòng máng nguồn ưên hình 4.16 ta cố'

Ta có: ks = 0ncn:

1/ = K,- (4.26)

176 Linh kiện điện tử

nên sẽ thay dõi theo /, Thay (4.9) vào phương trình Shockley ta có:

Giãi phương trinh (4.29) cho 2 nghiệm Lần lượt thay vào phương trình Shockley ta sẽ dược 2 giá trị tương ứng cúa ỉ'c,s- Nghiệm nào ứng

Vẽ dô thi cua ham (4.27) ta được đường tài tĩnh di qua 2 diêm sau:

- Cho 4=0 -> i;,s =-44 =0

- Cho ỉ„ = 45ồ / 2 -> I ;;s = - 4W X Rs / 2

Giao diêm cua dường tai tĩnh với đặc tuyến truyền dạt chính là diêm làm việc tĩnh Q (hình 4.19)

Linh kiện điện từ 177

4.3.3.4 Phân cực bằng cầu phân áp

Sơ đồ mạch phân cực bằng cầu phân áp như hình 4.20, a Trong đó

Biến đối Thevenin mạch lối vào JFET ta được sơ đồ tương đương như hình 4.20, b Trong đó:

178 Linh kiện điện tử

thăng không đi qua gốc tọa độ mà đi qua hai điểm sau:

nên diem phân cực dịch chuyến xuống phía dưới trên đường đặc tuyến truyền đạt (hình 4.22)

mạch vòng máng nguôn ta có:

(4.37)

Linh kiện điện tử 179

Hình 4.22. Diem Qphụ thuộc vào Rs

phân cực giống như E-MOSFET

dụng các cách phân cực giống như các mạch phân cực cho BJT:

- Phân cực dùng cầu chia thế

- Phân cực dùng hồi tiếp máng - cổng

4.3.4.1 Mạch phân cực dùng cầu chia thế

Sơ đồ mạch phân cực dùng cầu chia thế giống với mạch phân cực cho ĐJT (hình 4.23, a)

180 Linh kiện điện tử

Mạch Thevenin tương đương như hình 4.23, b Trong đó:

4.3.4.2 Mạch phân cực dùng hồi tiếp máng - cổng

Mạch dùng hồi tiếp máng - cổng như hình 4.24 Không cần điện trở

Rs vì FET ổn định tốt đối với nhiệt độ Vì dòng máng bằng không nên khôngcó dòng qua điện trở hồi tiếp, V g = V d , từ đó ta có:

Lình kiện điện từ 181

4.3.5 Các thông số CO' bản của MOSFET

Các thông số kỹ thuật của MOSFET được cung cấp bởi nhà sàn suất trong các datasheets kèm theo Khi sừ dụng FET chúng ta cần quan tâm đến những thông số chính sau đây:

- Loại MOSFET: D-MOS hay E-MOS, kênh N hay kênh P;

- Chuẩn đóng vỏ TO, xác định vị trí các chân cực;

- Điện áp máng nguồn tiêu chuẩn (V);

- Điện trở máng nguồn /?D5(on) (D);

- Hỗ dần thuận gm (S)

Các thông số giới hạn bao gồm:

- Điện áp máng nguồn cực đại: i^DSmax (V);

- Dòng máng lớn nhất: ỈDmax (A);

- Dòng xung máng lớn nhất: /o»i»iax(A);

hãng STMicroelectronics (hình 4.25)

182 Linh kiện điện tử

IRF630 IRF630FP

■ Extremely high dv/dt capability

■ Very low intrinsic capacitances

■ Gate charge minimized

Description

This power MOSFET is designed using the

company's consolidated strip layout-based MESH

OVERLAY™ process This technology matches

and improves the performances compared with

standard parts from various sources.

VDGR Drain-gate voltage (R qs = 20 k£Ỉ) 200 V

b Drain current (continuous) at Tc = 25°c 9 9(1) A

b Drain current (continuous) at Tc=100’C 5.7 5.7Í’) A bM(a> Drain current (pulsed) 36 36<’> A

pTOT Total dissipation at Tc = 25cc 75 30 w

dv/dt <3> Peak diode recovery voltage stope 5 v/ns

VISO Insulation winthstand voltage (DC) 2000 V

Tj Operating junction temperature

Storage temperature

-65 to 150

Linh kiện điện tử 183

Table 2 Thermal data

Value

Unit TO-220 TO-220FP

^thj-caso Thermal resistance junction-case Max 1.67 4.17 ‘CAN Rlh|-a Thermal resistance junction-ambient Max 62.5 'CA/y Rthc-slnk Thermal resistance case-sink typ 0.5 'CAW T| Maximum lead temperature for soldering

2 Electrical characteristics

Table 4 On/ott states

Symbol Parameter Test conditions Mln Typ Max Unit

V (BR)OSS Drain-source breakdown

loss Zero gate voltage drain current (VGS = 0)

vos = Max rating, VDS = Max rating 0125’C

1 50

pA pA

' gss

Gate body leakage current

VGS(th) Gate threshold voltage V q $= V qs I q = 250pA 2 3 4 V

RbS(oo) Static drain-source on

resistance Vqs=10V.Id=4.5A 0.35 0.40 ÍỈ

Table 5 Dynamic

Symbol Parameter Test conditions Mln Typ Max Unit

fc<1) Forward transconductance Vds > lo(on) x ^DS(on)max.

700 120 50

pF

pF pF

*d(on) Tum-on Delay Time

Rise Time

VDD=100V, I q = 4.5A,

R g = 4.7Q VGS=10V (see Figure 14)

10 15 14 20

ns ns

45 nc

nc nC

Hình 4.25 Datasheet của MOSFET IRF630 - IRF630FP

184 Linh kiện điện tử

4.3.6 Các cách mắc cơ bản của FET

FET có ưu điếm là trở kháng lối vào rất lớn nên thường được dùng làm tầng lối vào cùa các mạch khuếch đại Tương tự như BJT, FET cũng

có 3 kiểu mac cơ bàn là nguồn chung (CS), máng chung (CD) và cổng chung (CG) Tuy nhiên mạch CG có trờ kháng vào nhỏ, trờ kháng ra lớn nên thường ít sừ dụng

4.3.6.1 Hỗ dần động của JFET

Trong chế độ tĩnh, dòng máng được điều khiển bởi thế cổng nguồn

Ở chế độ khuếch đại tín hiệu nhò, khi tín hiệu đưa vào cực cổng

được gọi là hỗ dẫn gm, nó chính là độ dốc của đặc tuyến truyền đạt tại mổi điểm công tác:

Linh kiện điện tử 185

- Trở kháng ra nhò Zo = R d // rds, trong đó rds là điện trở kênh dẫn

- Hệ số khuếch đại điện áp A V = g,n R d

Đặc điếm của sơ đồ này có:

- Trở kháng vào lớn: Zin -R-G

186 Linh kiện điện tử

4.4 DO KIÊM LINH KIỆN

4.4.1.1 Nguyên tắc

Mô hình do kiểm tương đương cùa JFET như hình 4.29 cho thấy tiếp giáp GS và GD là các tiếp giáp PN giống như hai diode, kênh dẫn giữa DS giống một điện trở Như vậy có thể dùng Ôm kế đế đo kiểm

Dặt VOM ở thang do ôm, /?x 1K

Do kiếm cặp chân (G-D) và (G-S) giống như do Diode

Đo cặp chân (D-S) giống do một điện trờ giá trị điện trớ từ vài trăm

Bước 2 Xác định loại JFET kênh N hoặc p

Đặt que đen đồng hồ (+ pin) ờ cực G, que đỏ (- pin) vào một trong hai chân, nếu kim lên thi dó là loại JFET kcnh N, ngược lại kim không lên 'à JFET kênh p

Bước 3 Xác định chân D và s

Đặt que do ở hai chân D, s rồi chạm ngón tay vào chân G, nếu kim vọt lên khoảng 1/2 thang độ và tự giữ thì que đen đồng hồ VOM nằm ờ chân D, que dỏ ở chân s Ngược lại với JFET kênh p thì que đỏ ở chân

D, quc dcn ờ chân s

Linh kiện điện tử 187

4.4.2.1 Nguyên tắc

Mô hình đo kiểm tương đương cùa MOSFET như trôn hình 4.30 cho thấy giữa cực cổng, kênh với các điện cực D, s tương đương các tụ điện, giữa hai chân (D-S) như một điện trở biến đổi Do vậy ta có thể sử dụng đồng hồ Ôm kế đê kiêm tra

Hình 4.30. Mô hình đo kiếm tương dương của MOSFET

4.4.2.2 Cách đo kiểm MOSFET

a) Xác định chán theo chuẩn đóng vó TO

Khác với BJT, MOSFET do các hãng sàn xuất dều có bố trí chân

cơ bản thống nhất theo các chuẩn đóng gói TO Ví dụ các chuẩn TO-220, TO-262, TO-263 (hình 4.3 Ị)

Đặt MOSFET theo chiều thuận như hình vẽ, thử tự các chân cực từ trái qua phải là G (Gate), D (Drain), Soursc (S)

TO-262

b) Kiểm tra chất lượng MOSFET

Theo sơ đồ tương đương hình (4.30), sừ dụng đồng hồ VOM dặt ờ thang đo điện trờ RxlK Trước khi đo, nối tắt các chân của MOSFET đề khừ hết điện tích cảm ứng trước đó

Đặt que đen đồng hồ vào cực D, que đỏ vào cực s (với MOSFET kênh p làm ngược lại) Dùng ngón tay kích nhẹ vào cực s, quan sát thấy kim đồng hồ vọt lên và tự giữ dù có nhà que đo đồng hồ hoặc kích lại

188 Linh kiện điện tử

Trạng thái tự giữ của MOSFET chi mất đi khi ta đổi lại cực tính que nổi vào D, s

MOSFET còn tốt thì kết quả đo sẽ như sau:

Đo giữa G và S; G và D cả hai chiều kim không lên;

- Nối tắt G vào D để thoát điện tích trên cực G (do khi đo điện tích

đã nạp trên chân G);

- Đo giữa D và s (sau khi đã xà điện cực G) có một chiều kim không lên, một chiều kim lên (do diode bảo vệ mắc song song DS)

đo lại DS và SD cả hai chiều kim đều lên là tốt

MOSFET bị hòng nếu khi đo:

- Do giữa G và S; G và D cả hai chiều kim đều lên, các tiếp giáp

GS, GD bị chập;

- Đo giữa D và s (sau khi đã xà điện cực G) cả hai chiều kim đều lên là kênh bị nối tắt

Linh kiện điện tử 189

CÂU HOI VÀ BÀI TẬP CHUÔNG 4

1 Khái niệm, phân loại và ký hiệu các loạt FET?

cơ bàn cua JFET?

3 Trình bày về kỹ thuật phân cực và các chế độ làm việc của FET?

5 Tra cứu và đọc các thông số kỹ thuật của các JFET thông dụng 2N5457, 2N5458

6 MOSFET kênh có sẵn, cấu tạo, nguyên lý làm việc?

7 Mô tà đặc tuyến và các thông số cơ bàn cùa D-MOSFET?

8 MOSFET kênh cảm ứng, cấu tạo, nguyên lý làm việc?

9 Mô tả đặc tuyến và các thông sổ cơ bản của E-MOSFET?

10 Các cách mắc cơ bản của FET và tính chất đặc trưng?

11 Cho mạch điện như hình B4.11 Cho Kp = -8 V; ỈDSS = 10 mA

190 Linh kiện điện tử

a Tính các thông số phân cực tĩnh của sơ đồ

b Viết phương trình và vẽ đồ thị đường tải tĩnh

Đáp số: a Với thang lo: ỈOQ = 6,4 mA; V gsq = -0,64 V

14 Cho mạch điện như hình B4.14 Cho Vp = -4 V; ỈDSS = 8 mA

Tính các thông số phân cực tĩnh cùa sơ đồ

Dáp số: VG = 1,82 V; VGS = 1,82 V-/D (1,5 kQ); IDQ = 2,4 mA; VGSỢ= -1,8 V; VD = 10,24 V; Vs = 3,6 V; ros = 6,64 V; V ds = 6,64 V;

15 Cho mạch D-MOSFET kênh N như hình B4.15 Biết Vp = -3 V;

loss = 6 mA Tính các thông sô phân cực tĩnh: ỉdọ ; VGsọ; V ds

-Đáp số: lo - 10,67 mA; VGS = 1,5 V - Io (750 Q);

I DỌ ~ 3,1 mA; VG$Q = -0,8 V; Vos ~ 10,1 V

Linh kiện điện từ 191

16 Cho mạch D-MOSFET tự phân cực như hình B4.16

17 Cho mạch E-MOSFET phân cực bằng cầu chia thế như hình

192 Linh kiện điện tử

Chuong 5

Sau khi học xong chuong này ngưòi học có the:

- Trình bày được nguyên lý cấu tạo, vận chuyên và ứng dụng các của các linh kiện: SCR, DIAC, TRIAC, , UJT,

— Sứ dụng được các linh kiện cho các mạch ứng dụng đơn gián: khóa còng suất dùng SCR, TRIAC, mạch dao động xung trên UJT.

— Nhận dạng và biết cách đo kiểm, xác định chân cực và chãt lượng các linh kiện

Linh kiện điện tử 193

Trong chương này chúng ta sẽ khảo sát các khóa bán dẫn điều khiển công suất điện một chiều và xoay chiều Đây là nhóm các linh kiện bán dẫn công suất lớn được tạo ra trên cơ sở các tiếp giáp bán dẫn PN có ứng dụng rất rộng rãi trong công nghiệp

Ngoài các linh kiện quen thuộc như diode công suất, trasistor BJT công suất có cấu trúc và đặc tính như các linh kiện công suất thấp đã khậo sát, tùy thuộc vào sự pha tạp và cách ghép nối mà hình thành nên các nhóm van điều khiển công suất khác nhau Việc khảo sát chi tiết các linh kiện công suất và ứng dụng sẽ được nghiên cứu sâu trong giáo trinh Điện tử công suất Trong phạm vi chương trình chúng ta chi khảo sát các linh kiện cơ bản sau đây:

khiển;

194 Linh kiện điện tử

5.2. SCR

5.2 J Cấn tạo

SCR (Silicon Controlled Rectifier) còn gọi là Thyristor hay Tiristor

là một van chinh lưu bán dẫn có điều khiển, được ghép từ bốn lớp bán dần P-N-P-N khác nhau về bề dày, mật độ pha tạp Nguyên lý cấu tạo sơ

đồ tương đương, ký hiệu và hình dạng của SCR như hình vẽ 5.1

5.2.2 Nguyên lý hoạt động của SCR

phân cực VAK còn nhỏ thì qua SCR chì có một dòng rât nhò băng

dòng bão hòa ngược của chuyên tiếp J2, các transistor Qivà Q2 vàn đóng

ngược J2 bị đánh thủng, lúc này tiếp giáp J| và J3 bị nôi tắt băng miền điện tích không gian cùa J2 dã bị đánh thủng chứa đầy các hạt

Linh kiện điện tử 195

tài điện, SCR chuyến từ trạng thái khóa sang dần Lúc này SCR tương đương như hai Diode phân cực thuận mắc nối tiếp

Xét sơ đồ tương đương, khi tăng điện áp thuận đen giá trị vp (lúc

tiêp giáp J2 băt đâu bị đánh thủng), lúc này dòng ngược Ico - ỈB2 tăng

dần và quá trình mở thông SCR tương tự như trên Áp điều khiển chì cần

5.2.2.2 Đặc tuyến Vôn-Ampe cùa SCR

Hình 5.2 Đặc tuyên Vôn-Ampe cùa SCR

196 Linh kiện điện tử

- Đoạn CO ứng với chế độ phân cực ngược Dòng qua SCR là dòng rò ngược của tiếp giáp J] và J3 Nếu thế phân cực ngược lớn quá một giá trị Png max nào đó các tiép giáp J| và J3 bị đánh thủng theo cơ chê Zener và cơ chê thác lũ SCR sẽ bị hỏng

- Đoạn OP ứng với trạng thái khóa của SCR khi thế phân cực thuận còn nhò Dòng qua SCR chù yếu là dòng rò ngược cùa J2

SCR chuyển từ trạng thái khóa sang mở thông Nội trở của nó đột ngột giảm và dòng qua SCR tăng, mỗi lượng tăng nhò của dòng ứng với một lượng giảm lớn của điện áp gây ra đoạn điện trờ âm trên đặc tuyến

điện thuận qua SCR chì còn bị hạn chế bởi điện trở mạch ngoài Điện áp rơi trên SCR là AU rất nhỏ SCR được giữ ờ trạng thái mờ

chừng nào dòng I còn lớn hơn một giá trị Ạ/ Dòng này gọi là dòng

duy trì tối thiểu trạng thái mở của SCR

dòng ngược vốn có của Thyristor Ico làm cho Q2 có thê mở ngay ở

thì thế cần thiết cho Thyristor mở càng nhỏ (các đường 2, 3, 4 trên hình 5.2)

*

5.2.3 Các tham số kỹ thuật chính của SCR

5.2.3.1 Chuấnđóngvỏ

Có nhiều kiều đóng gói khác nhau:

218, TO-48, TO-3 FASTPAK,

— Kiểu dán (Surface Mount): TO-263 p2PAK, TO-252 DPAK, RD91, SOT-223, , trong đó phổ biến là các chuẩn trên hình 5.3

Tùy thuộc mục đích sử dụng, công suất tài, không gian lắp đặt linh kiện

mà lựa chọn cấu trúc vật lý của loại SCR cho phù hợp, đặc biệt chú ý không gian đủ để lắp cánh tàn nhiệt cho các van công suất

Linh kiện điện từ 197

T0-263 D:PAK

5.2.3.2 Các thông số định mức

SCR theo cà hai chiều ờ trạng thái OFF;

đặt vào van theo cả hai chiều ờ trạng thái OFF;

3- I t (RMS), I t ( av )- Dòng dẫn lớn nhất và dòng dẫn trung bình qua van;

Table 1 Device summary

198 Linh kiện điện tử

Table 2 Absolute ratings (limiting values)

' t (RMS) On-state rms current (180° conduction angle) TO220-AB

D2PAK Tc = 136cC

' t (AV) Average on-state current (180’ conduction angle) 7.6 A

• tsm Non repetitive surge peak on-state current tp = 8.3 ms Tj = 25 °C

dl/dt Critical rate ot rise ol on-state current I q = 2 X lGT

Storage junction temperature range

Operating junebon temperature range -40 to + 150 °C

T l Maximum lead temperature for soldering during 10 s 260 'C

Table 3 Electrical characteristics (T ị = 25 c unless otherwise specified)

Table 4 Static characteristics

Table 5 Thermal resistance

Rlhlj.c) Junction to case (DC) 1.3 °c/w Rtfip-a) Junction to ambient (DC) s(,,= 1 cm2 D2PAK 45 ’C/W

TO-220AB 60

1 s = Copper surface under lab