TẠO MẠCH LED 6 MA TRẬN, NGHIÊN CỨU LED MATTRIX

Thiết kế led ma trận cực kỳ bổ ích cho các bạn muốn nghiên cứu và đi làm trong lĩnh vực Led Thiết kế led ma trận cực kỳ bổ ích cho các bạn muốn nghiên cứu và đi làm trong lĩnh vực Led Thiết kế led ma trận cực kỳ bổ ích cho các bạn muốn nghiên cứu và đi làm trong lĩnh vực Led

 GVHD : PHẠM QUANG TRÍ

 SVTH : TRẦN HỮU MẠNH GIÀU

 LỚP : NCDT1A

 MSSV : 07328231

I Led ma trận

Led ma trận bao gồm các Led phát quang được bố trí thành hàng và cột trong một vỏ Các tín hiệu điều khiển hàng được nối với Anode của tất cả các Led trên cùng một cột Các tín hiệu điều khiển cột cũng được nối với Cathode của tất cả các Led

trên cùng một cột

 Khi có một tín hiệu điều khiển ở cột

và hàng, các chân Anode của các Led trên cột tương ứng được cấp

điện áp cao, đồng thời các chân

Cathode của các Led trên hàng

tương ứng được được cấp điện áp thấp

 Trong trường hợp ta muốn cho sáng đồng thời một số Led rời rạc trên ma trận, để hiện thị một kí tự nào đó,

nếu trong hiển thị tĩnh ta phải cấp

áp cao cho Anode và áp thấp cho

Cathode, cho các Led tương ứng mà

 Vì vậy trong điều khiển Led ma trận ta không thể sử dụng phương pháp hiển thị tĩnh mà phải sử dụng phương pháp quét (hiển thị động), có nghĩa là ta

phải tiến hành cấp tín hiệu điều khiển theo dạng xung quét trên các hàng và cột có Led cần hiển thị

không bị nháy, thì tần số quét nhỏ

nhất cho mỗi chu kì là khoảng 20Hz

(50ms) Trong lập trình điều khiển Led

ma trận bằng vi xử lý ta cũng phải

sử dụng phương pháp quét như vậy

 Đây là IC gồm 8 Transistor NPN ghép Darlington

 Đảo điện áp ngõ ra và đảm bảo

cung cấp đủ dòng để các led sáng

đều

 Vài chỉ số kĩ thuật của

 Chân 11 – 18: Ngõ ra

dữ liệu

 Chân 9: Nối Mass

 Chân 10: Nối Vcc

 Q0 đến Q7 chân 15, 1 đến 7 dữ liệu ra song song

- GND 8 ground (0 V)

- Q 9 dữ liệu ra nối

tiếp

- MR 10 master reset (hoạt động mức thấp)

- SHCP 11 xung clock ghi dịch

- STCP 12 xung clock nạp lên thanh ghi

- OE 13 cấm ngõ

ra(active LOW)

- DS 14 dữ liệu vào nối tiếp

 Khi ta đưa một bit vào cổng vào Serial

và tác động vào chân shift clock thì bít

dữ liệu này sẽ được đặt ở Q0, khi ta

đưa bit tiếp theo vào và tác động vào chân shift clock thì bít vào trước đó sẽ được đặt vào chân Q1, bít vào sau

được đặt vào chân Q0 cứ như vậy…dữ liệu ở đầu ra luôn được sẵn sàng tuy

nhiên khi chỉ khi chân ST (pin 12) ở

mức tích cực thì dữ liệu mới được xuất,

dữ liệu có thể được xuất bất cứ lúc nào

mà không quan tâm tới bit cuối cùng

 Dữ liệu sau khi được đưa vào chân Ds của IC, bit dữ liệu đó sẽ được dịch ứng với sườn

dương của xung nhịp, từ mức thấp lên mức

cao, đưa tới chân SHCP, dữ liệu vào tại mỗi

thanh ghi sẽ được đưa sang thanh ghi lưu trữ khi có một sườn dương của xung nhịp đi vào chân STCP Xung clock đưa vào chân SHCP

phải xuất hiện trước xung đưa vào chân STCP

 Mỗi xung clock dưa vào chân STCP tương ứng với một bit dữ liệu đưa vào Ds, 8 xung ứng

với 8 bit đưa vào, được lưu trong thanh ghi

lưu trữ Khi một tín hiệu mức 0 đưa vào chân

OE thì 8 bit dữ liệu này sẽ được đưa ra 8 đầu song song Khi có 8 bit dữ liệu tiếp theo sẽ

được dịch vào, 8 bit dữ liệu trước đó lần lượt được dịch ra nối tiếp qua chân Q7’.

 Trong chế độ hoạt động bình thường chân MR sẽ nối với dương nguồn, OE nối mát.

Khi nối các IC 74HC595 thành một

mạng lưới thì các chân SHCP và

STCP của các IC sẽ được nối với

nhau và nối với nguồn xung nhịp,

chân Ds của IC đầu tiên sẽ nối với

chân dữ liệu , các IC sau đó thì được mắc nối tiếp với nhau Ds chân này nối với Q7’ của chân kia

 IC 89v51 được nạp chương trình bởi kít nạp cho vi điều khiển từ bên ngoài mạch nạp.

trong IC 89v51.

dữ liệu được xuất ra từ Port 0 của vi điều khiển và đưa đến 8 ngõ vào của 8 cực B của Transistor A1015 làm phân cực

Transistor này hoạt động, ngõ ra ở chân C của A1015 được nối vào các hàng của Led Matrix Transistor A1015 dẫn khi ngõ vào cực B ở mức thấp (Ve>Vb>Vc)

 Khi ta đưa một bit vào cổng vào Serial và tác động vào chân shift clock thì bít dữ

liệu này sẽ được đặt ở Q0, khi ta đưa bit tiếp theo vào và tác động vào chân shift clock thì bít vào trước đó sẽ được đặt vào chân Q1, bít vào sau được đặt vào chân Q0 cứ như vậy…dữ liệu ở đầu ra luôn

được sẵn sàng tuy nhiên khi chỉ khi chân

ST (pin 12) ở mức tích cực thì dữ liệu mới được xuất, dữ liệu có thể được xuất bất

cứ lúc nào mà không quan tâm tới bit

cuối cùng.

 Dữ liệu sau khi được đưa vào chân Ds của

IC, bit dữ liệu đó sẽ được dịch ứng với

sườn dương của xung nhịp, từ mức thấp lên mức cao, đưa tới chân SHCP, dữ liệu vào tại mỗi thanh ghi sẽ được đưa sang thanh ghi lưu trữ khi có một sườn dương của xung nhịp đi vào chân STCP

 Xung clock đưa vào chân SHCP phải xuất hiện trước xung đưa vào chân STCP Mỗi xung clock dưa vào chân STCP tương ứng với một bit dữ liệu đưa vào Ds, 8 xung

ứng với 8 bit đưa vào, được lưu trong

thanh ghi lưu trữ Khi một tín hiệu mức 0 đưa vào chân OE thì 8 bit dữ liệu này sẽ được đưa ra 8 đầu song song Khi có 8 bit

dữ liệu tiếp theo sẽ được dịch vào, 8 bit

dữ liệu trước đó lần lượt được dịch ra nối tiếp qua chân Q7’.

Xóa cột

Hiển thị

VIII CHƯƠNG TRÌNH

EM XIN CHÂN THÀNH CẢM ƠN QUÝ THẦY

CÔ ĐÃ GIÚP ĐỠ EM HOÀN THÀNH ĐỒ ÁN NÀY TRONG THỜI GIAN QUA.