Giáo trình Điện tử tương tự - điện tử số: Phần 2 - Trường ĐH Công nghiệp Quảng Ninh

Phần 2 của giáo trình Điện tử tương tự - điện tử số tiếp tục cung cấp cho học viên những nội dung về: bộ khuếch đại thuật toán và ứng dụng; các linh kiện điện tử 4 lớp; giới thiệu điện tử số; các hàm logic;... Mời các bạn cùng tham khảo!

Danh từ: “khuếch đại thuật toán” (operational amplifier) thuộc về bộ khuếch đại dòng một chiều có hệ số khuếch đại lớn, có hai đầu vào vi sai và một đầu ra chung Tên gọi này có quan hệ tới việc ứng dụng đầu tiên của chúng chủ yếu để thực hiện các phép tính cộng, trừ, tích phân v.v Hiện nay các bộ khuếch đại thuật toán đóng vai trò quan trọng và được ứng dụng rộng rãi trong kĩ thuật khuếch đại, tạo tín hiệu hình sin

-Hình 4-1 Kí hiệu khuếch đại thuật toán -Hình 4-2 Sơ đồ nguyên lý mạch

trong sơ đồ điện tử khuếch đại thuật toán ba tầng

Kí hiệu quy ước của một khuếch đại thuật toán (OA) cho trên hình 4-1 với đầu vào Uvk(hay Uv+) gọi là đầu vào không đảo và đầu thứ hai Uvđ (hay Uv-) gọi là đầu vào đảo Khi có tín hiệu vào đầu không đảo thì gia số tín hiệu ra cùng dấu (cùng pha) với gia số tín hiệu vào Nếu tín hiệu được đưa vào đầu đảo thì gia số tín hiệu ra ngược dấu (ngược pha) so với gia số tín hiệu vào Đầu vào đảo thường được thực hiện hồi tiếp âm bên ngoài cho OA

Cấu tạo cơ sở của OA là các tầng vi sai dùng làm tầng vào và tầng giữa của bộ khuếch đại Tầng ra OA thường là tầng lặp emitơ (CC) đảm bảo khả năng tải yêu cầu của các sơ đồ Vì hệ số khuếch đại của tầng emitơ gần bằng 1, nên hệ số khuếch đại đạt được nhờ tầng vào và các tầng khuếch đại bổ sung mắc giữa tầng vi sai và tầng

OA hai tầng (thế hệ mới) thỡ gồm một tầng vi sai vào và hai tầng bổ sung Ngoài ra

OA cũn cú cỏc tầng phụ, như tầng dịch mức điện ỏp một chiều, tầng tạo nguồn ổn dũng, mạch hồi tiếp

4.1.2 Nguyờn lý làm việc

Sơ đồ nguyờn lý của OA ba tầng vẽ trờn hỡnh 4-2, được cung cấp từ hai nguồn

Ecl và Ec2 cú thể khụng bằng nhau hoặc bằng nhau và cú điểm chung Tầng khuếch đại vào dựng T1 và T2 và tầng hai dựng T5 và T6 mắc theo sơ đồ vi sai Tầng thứ ba gồm T7

vàT8 Đầu ra của nú ghộp vào với đầu vào T9 mắc theo tầng CC Điều khiển T7 theo mạch bazơ bằng tớn hiệu ra tầng hai, điều khiển T8 theo mạch emitơ bằng điện ỏp trờn điện trở R12 do dũng emitơ T9 chảy qua nú T8 tham gia vào vũng hồi tiếp dương đảm bảo hệ số khuếch đại cao cho tầng ba Tỏc dụng đồng thời của T7 và T8 hoặc là làm tăng hoặc là làm giảm (tựy thuộc vào tớn hiệu vào T6) điện ỏp tầng vào CC Tăng điện

ỏp trờn bazơ T9 là do sự giảm điện trở một chiều của T7 cũng như do sự giảm điện trở của T8 và ngược lại

Tranzitor T3 đúng vai trũ nguồn ổn dũng cũn Tranzitor T4 được mắc thành điốt

để tạo điện ỏp chuẩn, ổn định nhiệt cho T3

Khi điện ỏp vào OA Uvk = Uvđ = 0 thỡ điện ỏp đầu ra của OA Ur = 0

Dưới tỏc dụng của tớn hiệu vào (h.4-2) cú dạng nửa súng “+”, điện ỏp trờn collectơ của T6 tăng, sẽ làm dũng IB và IE của T7 đều tăng Điều này dẫn đến làm tăng dũng IB và IE của T9 Điện ỏp trờn R12 tăng sẽ làm giảm dũng IB và IC của T8 Kết quả

là đầu ra OA cú điện ỏp cực dương Ur > 0 Nếu tớn hiệu vào ứng với nửa súng “-” thỡ ở đầu ra OA cú điện ỏp cực tớnh õm Ur < 0

4.2 Đặc tớnh và cỏc thụng số của bộ khuếch đại thuật toỏn

Uv Ur

fc

f 0

180 300 360 420 500

- 20 dB/decac

f *

a )

đầu vào không đảo

Hỡnh 4-3 Đặc tuyến truyền đạt của bộ khuếch Hỡnh 4-4 Đặc tuyến biờn độ và

đại thuật toỏn đặc tuyến pha

Đặc tuyến quan trọng nhất của OA là đặc tuyến truyền đạt điện ỏp (h 4-4), gồm hai đường cong tương ứng với cỏc đầu vào đảo và khụng đảo Mỗi đường cong gồm một đoạn nằm ngang và một đoạn dốc Đoạn nằm ngang tương ứng với chế độ tranzitor tầng ra (tầng CC) thụng bóo hũa hoặc cắt dũng Trờn những đoạn đú khi thay đổi điện ỏp tớn hiệu đặt vào, điện ỏp ra của bộ khuếch đại khụng đổi và được xỏc định bằng cỏc giỏ trị U+

r max U-r max gọi là giỏ trị điện ỏp ra cực đại (điện ỏp bóo hũa) gần bằng EC của nguồn cung cấp (trong cỏc IC thuật toỏn mức điện ỏp bóo hũa này thượng

thấp hơn giá trị nguồn EC từ 1 đến 3V về giá trị) Đoạn dốc biểu thị phụ thuộc tỉ lệ của điện áp ra với điện áp vào với góc nghiêng xác định hệ số khuếch đại của OA (khi không có hồi tiếp ngoài)

K = Un/ Uv

Trị số K, tùy thuộc vào từng loại OA, có thể từ vài trăm đến hàng trăm nghìn lần lơn hơn Giá trị K lớn cho phép thực hiện hồi tiếp âm sâu nhằm cải thiện nhiều tính chất quan trọng của OA

Đường cong lí tưởng (h 4-4) đi qua gốc tọa độ Trạng thái Ur = 0 khi Uv = 0 gọi

là trạng thái cân bằng của OA Tuy nhiên đối với những OA thực tế thường khó đạt được cân bằng hoàn toàn, nghĩa là khi Uv = 0 thì Ur có thể lớn hơn hoặc nhỏ hơn không Nguyên nhân của mất cân bằng là do sự tản mạn các tham số của các linh kiện trong khuếch đại vi sai (đặc biệt là tranzitor)

Sự phụ thuộc vào nhiệt độ của tham số OA gây nên độ trôi thiên áp đầu vào và điện áp đầu ra theo nhiệt độ Vì vậy để cân bằng ban đầu cho OA người ta đưa vào một trong các đầu vào của nó một điện áp phụ thích hợp hoặc một điện trở để điều chỉnh dòng thiên áp ở mạch vào

Điện trở ra là một trong những tham số quan trọng của OA OA phải có điện trở

ra nhỏ (hàng chục hoặc hàng trăm Ω) để đảm bảo điện áp ra lớn khi điện trở tải nhỏ, điều đó đạt được bằng mạch lặp emitơ ở đầu ra OA Tham số tần số của OA xác định theo đặc tuyến biên độ tần số của nó (h 4-4) bị giảm ở miền tần số cao, bắt đầu từ tần

số cắt fc với độ dốc đều (-20dB) trên một khoảng mười (1 đề các) của trục tần số Nguyên nhân là do sự phụ thuộc các tham số của tranzito và điện dung kí sinh của sơ

đồ OA vào tần số Tần số f1 ứng với hế số khuếch đại của OA bằng 1 gọi là tần số khuếch đại đơn vị Tần số biên fc ứng với hệ số khuếch đại của OA bị giảm đi lần, được gọi là dải thông khi không có mạch hồi tiếp âm, fc thường thấp cỡ vài chục Hz

Khi dùng OA khuếch đại tín hiệu thường sử dụng hồi tiếp âm ở đầu vào đảo

Vì có sự dịch pha tín hiệu ra so với tín hiệu vào ở tần số cao nên đặc tuyến pha tần số của OA theo đầu vào đảo còn có thêm góc lệch pha phụ và trở nên lớn hơn 1800 Ở một tần số cao f* nào đó , nếu tổng góc lệch pha bằng 3600 thì xuất hiện hồi tiếp dương theo đầu vào đảo ở tần số đó làm mạch mất ổn định Để khắc phục hiện tượng trên người ta mắc thêm mạch hiệu chỉnh pha RC ngoài để chuyển tần số f*ra khỏi dải thông của bộ khuếch đại Tham số mạch RC và vị trí chúng trong sơ đồ IC để khử tự kích do người sản xuất chỉ dẫn

Dưới đây ta khảo sát một số mạch ứng dụng của OA ở chế độ làm việc trong miền tuyến tính của đặc tuyến truyền đạt và có sử dụng hồi tiếp âm để điều khiển các tham số cơ bản của mạch

4.3 Các mạch ứng dụng cơ bản

4.3.1 Mạch khuếch đại đảo

Bộ khuếch đại đảo cho trên hình 4-5, có thực hiện hồi tiếp âm song song điện

áp ra qua Rht Đầu vào không đảo được được nối với điểm chung của sơ đồ (nối đất) Tín hiệu vào qua R1 đặt vào đầu đảo của OA Nếu coi OA là lí tưởng thì điện trở vào của nó vô cùng lớn Rv , và dòng vào OA vô cùng bé I0 = 0 khi đó tại nút N có phương trình nút dòng điện: Iv Iht.

Nếu chọn Rht = R1, thì Kđ = -1, sơ đồ (h 4-5) có tính chất tầng đảo lặp lại điện

áp (đảo tín hiệu) Nếu R1= 0 thì từ phương trình Iv Iht ta có Iv = - Ura/ Rht hay

Ura = - Iv.Rht tức là điện áp ra tỉ lệ với dòng điện vào (bộ biến đổi dòng thành áp)

Vì U0 nên Rv = R1, khi K thì Rv = 0

4.3.2 Mạch khuếch đại không đảo

Bộ khuếch đại không đảo (h 4-6) gồm các mạch hồi tiếp âm điện áp đặt vào đầu đảo, còn tín hiệu đặt tới đầu vào không đảo của OA Vì điện áp giữa các đầu vào

OA bằng 0 (U0 = 0) nên quan hệ giữa Uv và Ur xác định bởi:

Uv = Ur

Hệ số khuếch đại không đảo có dạng:

Kk = = = 1+ (4.4)

.

UV

Ur +

Lưu ý khi đến vị trí giữa nối vào và nối ra tức là thay thế Ura bằng Uvào và ngược lại trong sơ đồ (4-6a), ta có bộ suy giảm điện áp:

Ura = R1 (4.5)

Khi Rht = 0 và R1 = thì ta có sơ đồ bộ lặp lại điện áp (h 4-6b) với K = 1 Điện trở vào của bộ khuếch đại không đảo bằng điện trở vào OA theo đầu vào đảo và khá lớn, điện trở ra Rr0

Iht = I1 + I2 + … + In Hay:

U

1 2

Hình 4-8 Sơ đồ cộng đảo Hình 4-9 Sơ đồ cộng không đảo

4.3.4.2 Mạch cộng không đảo

Sơ đồ nguyên lý của mạch cộng không đảo vẽ trên hình 4-9

Khi U0 = 0, điện áp ở hai đầu vào bằng nhau

ht

nR

R R U U

U nR

R R U

1 1

1 2

1 1

Có thể tìm K1 và K2 theo phương pháp sau: Cho U2 = 0 mạch làm việc như một

bộ khuếch đại đảo, tức là:

Ura = - U1

Vậy K1 = - Khi U1 = 0 mạch này chính là mạch khuếch đại không đảo có phân áp Khi đó:

Urb = U2

1   



a n

a

R

U U R

U U



Rút ra:

1 0

1 1

i i a i n

i



.

Ra/2 Ra/1 Ra/1 Ra/2

, ,

Thì sau khi trừ hai biểu thức trên ta sẽ có:

4.4 Các mạch ứng dụng tạo hàm

4.4.1 Mạch tích phân

Sơ đồ bộ tích phân được mô tả trên hình 4-12 Với phương pháp tính như trên, từ

điều kiện cân bằng dòng ở nút A, iR = iC ta có:

Bộ vi phân cho trên hình 4-13 Bằng các tính toán tương tự các phần trên có điện

áp ra của nó tỉ lệ với tốc độ thay đổi của điện áp vào:

Ur = - RC (4.12)

Ở đây = RC gọi là hằng số vi phân của mạch

4.4.3 Một số mạch tạo hàm phi tuyến trờn khuếch đại thuật toỏn

Để tạo ra cỏc mạch tạo hàm phi tuyến phải dựng cỏc phần tử phi tuyến trong

vũng hồi tiếp của KĐTT Cỏc phần tử phi tuyến thường sử dụng là điốt hoặc tranzistor

4.4.3.1 Mạch khuếch đại loga

Mạch khuếch đại loga cho điện ỏp ra tỷ lệ với loga của điện ỏp vào Mạch được thực hiện như ở hỡnh 4-14 Phần tử phi tuyến dựng ở đõy là điốt hỡnh 4-14a và tranzistor hỡnh 4-14b Xột mạch hỡnh 4-14a Dũng điốt cú quan hệ:

ID = I0 T

D

U U

-I E

.

Hình 4-14 Khuếch đại loga

Thay ID  IR =

R

Uv vào (4.47) sẽ cú

Vỡ cực P đấu đất nờn

Ur - UD hay: Uv = I0 T

r

U Ue



Ur = - UT.ln



RI

Uv (4.14) Trong biểu thức trên tiện nhất là chọn RI0 = 1

Trong mạch hình 4-14b thì dòng điện qua tranzistor có quan hệ với điện áp:

IE = IEbh( T 1

BE

U U

Ur - UBE = - UT ln

Ebh

v

I.R

U

(4.15)

Mạch điện hình 4-14 chỉ làm việc với điện áp vào dương Khi điện áp vào âm mạch hồi tiếp bị ngắt nên không có khuếch đại lôga Có thể đổi tranzistor n-p-n thành p-n-p để đổi dấu điện áp ra

4.4.3.2 Mạch khuếch đại đối loga (nâng lên hàm mũ)

Mạch hình 4-15 là các mạch khuếch đại đối loga

Ký hiệu của mạch KĐ loga và đối loga tương ứng như hình 4-15a và 4-15b

4.4.3.3 Mạch nhân tương tự và mạch luỹ thừa

Mạch nhân được định nghĩa là mạch có tín hiệu ở đầu ra Z của nó tỷ lệ với tích của tín hiệu ở 2 đầu vào X và Y, tức Z = k.X.Y với k - hệ số tỷ lệ hay hệ số truyền của của mạch nhân Bộ nhân lý tưởng có các trở kháng vào ZVX và ZVY = , trở kháng ra

ZR = 0 hệ số truyền đạt k là một hằng số Mạch nhân tương tự có ký hiệu như ở hình

4-16a Mạch nhân có thể thực hiện theo phương pháp chia thời gian, dùng khuếch đại loga và đối loga, hoặc thay đổi hỗ dẫn của tranzistor Ở đây ta xét hai phương án dùng khuếch đại loga và đối loga:

Y

ZUV1

UV2

Ura+

lnUV1 + lnUV2 = ln(UV1.UV2) (chọn 1 = 2 = 1);

Ở đầu ra của khuếch đại đối loga sẽ được phép nhân:

Ur =Keln(UV 1.UV 2) KUV1.UV2 (4.18) Mạch này có lấy loga nên chỉ nhân với các tín hiệu dương UV > 0 Vi mạch nhân 4200 thực hiện theo sơ đồ 4-17 này

Mạch nhân thực hiện theo nguyên lý biến đổi hỗ dẫn của tranzistor như sau: Trong Tranzistor lưỡng cực có quan hệ:

Khi tín hiệu vào X đưa đến đầu vào của khuếch đại vi sai thì ở đầu ra là Z = K

X, với K là hệ số khuếch đại của khuếch đại vi sai Tín hiệu thứ hai là Y đưa đến điều khiển dòng tĩnh colectơ của tranzistor, dòng này thay đổi làm hệ số khuếch đại biến đổi theo nên:

Z = K X Y Đấu hai đầu của mạch nhân với nhau thì UX = Uy nên được mạch luỹ thừa bậc hai UZ = KUX2 (4.20)

4.4.3.4 Mạch chia và mạch khai căn

Mạch chia cũng có thể xây dựng theo các nguyên tắc sau:

- Chia theo nguyên tắc nhân đảo

- Chia bằng cách biến đổi hỗ dẫn

- Chia bằng mạch loga và đối loga

Hình 4-18 Các mạch chia lập từ mạch nhân đảo

Mạch chia theo nguyên tắc nhân đảo có sơ đồ nguyên lý trên hình 4-18

Mạch hình 4-18a mạch chia thuận Ở đầu ra của bộ nhân tức đầu vào đảo của khuếch đại thuật toán có UN = K.UX.UZ, ở cửa thuận P có UY = UP Theo tính chất của khuếch đại thuật toán thì UN = UP nên KUXUZ = Uy từ đó ta có:

-ln

expa)

Hình 4-19 Mạch nhân tương tự

a) Ký hiệu b) Thực hiện trên khuếch đại loga và đối loga

Trong các biểu thức (4.21) và (4.22) UY có đấu tuỳ ý, còn UX luôn dương Nếu UX < 0 thì hồi tiếp qua đầu bộ nhân về là hồi tiếp dương nhanh chóng đưa khuếch đại thuật toán vào trạng thái bão hoà sẽ gây méo lớn.Nếu K < 0 thì UXphải âm Hình 4-19a là ký hiệu của mạch chia, hình 4-19b là mạch chia xây dựng đơn giản trên mạch loga và đối loga Theo sơ đồ này ta có:

2

1 2

1 2

1

V

V V

V V

V

U

U U

U ln e U

ln U

ln

Hình 4-20 là các mạch khai căn Chúng được thực hiện bằng cách mắc vào mạch hồi tiếp mạch luỹ thừa

Mạch hình 4-20a là mạch khai căn không đảo, điện áp đầu ra của mạch nhân

là UV = K.Ur2 Điện áp này đưa tới đầu vào không đảo nên:

Ur =

K

UV

với UV >0 (4.23) Mạch vào 4-20b là mạch khai căn đảo

Mạch so sánh có nhiệm vụ so sánh một điện áp vào UV với một điện áp chuẩn

UCh Trong mạch so sánh, tín hiệu vào tương tự sẽ được biến thành tín hiệu ra dưới dạng mã nhị phân, nghĩa là sẽ có mức ra là thấp (L) hoặc cao (H) Bộ so sánh thực hiện trên khuếch đại thuật toán làm việc ở chế độ bão hoà nên các ra thấp và cao chính

là các mức dương và âm của nguồn (Ở những bộ so sánh chuyên dụng thì hai mức này ứng với các mức logic)

a Đặc tuyến truyền đạt của bộ so sánh

Ở một bộ so sáng lý tưởng thì tín hiệu vào và ra có quan hệ:

Mạch so sánh thực tế có hệ số truyền đạt hữu hạn trong miền khuếch đại và có điện áp lệch không U0 cỡ mV Để có độ chính xác cao cần có mạch bù không

Hình 4-21 Bộ so sánh trên khuếch đại thuật toán không có trễ

Nếu chú ý đến điện áp lệch không đầu vào thì điện áp vào tương ứng với mức chuyển trạng thái của mạch so sánh ở sơ đồ a) là UV = UCh + U và ở sơ đồ b) là:

2

0 Ch 1

0 V

I R

U U R

U U

Ch 2

1

R

R(1UUR

Hình 4-22a là bộ so sánh mắc đảo Ở đây hồi tiếp dương từ đầu ra qua bộ phân áp R1 - R2 quay trở lại đầu vào Khi Uv có giá trị âm lớn thì điện áp ra Ur = Urmax

= UrH, lúc đó cửa vào thuận có điện áp:

1 2

1 max

R R

R U

0

lý tuëng

U Pmax

Thùc tÕ

b)

U V

UrH

Hình 4-22 Bộ so sánh trên khuếch đại thuật toán có trễ mắc đảo

Nếu tăng Uv thì lúc đầu Ur = const, nhưng khi Uv = Upmax thì bộ so sánh chuyển trạng thái từ Urmax sang Urmin , nghĩa là:

Ur = Urmin = UrL Lúc này điện áp hồi tiếp về cửa thuận

1 2

1RR

R

Urmin

 (4.28)

Tiếp tục tăng Uv thì điện áp hiệu Ud = Up - Uv càng âm, làm cho tín hiệu ra giữ nguyên mức Urmin (xem hình 4-23a), ở trạng thái này điện áp đặt vào cửa thuận Up có giá trị nhỏ, do đó nếu giảm Uv thì mạch không chuyển trạng thái ở Upmax mà chuyển trạng thái ở Upmin Do đó ta có đặc tuyến truyền đạt tĩnh có trễ trên hình 4-23b

Điện áp vào trễ Utr được xác định bởi:

Utr = Upmax - Upmin (4.29) Thay (4.27) và (4.28) vào (4.29) ta có:

)UU

(K)UU

(RR

Hình 4-23 Bộ so sánh trên khuếch đại thuật toán có trễ mắc thuận

Các điện áp nhiễu có biên độ nhỏ hơn điện áp trễ, không có khả năng làm cho

bộ so sánh lật trạng thái

Điện áp trễ phải chọn đủ lớn đảm bảo điều kiện Kv = Kht.K0 >1 để mạch có thể lật trạng thái được Lúc này mạch sẽ tự dao động, sau khi lật trạng thái nó chuyển sang làm việc ở chế độ bão hòa

Với sơ đồ so sánh thuận (h 4-24a), nếu Uv> 0 thì Ur = Urmax = UrH, khi giảm

Uv điện áp ra giữ nguyên giá trị này cho đến khi Up = 0 (vì cửa đảo nối đất) tức:

0

.

2 1 2 2

R U R R

R U

R

R U

U

Uv  v   r (4.31) Nếu tiếp tục giảm Uv thì Ur = Urmin = UrL giữ nguyên không đổi

Ngược lại, nếu tăng Uv thì lúc đầu Ur = Urmin = const, lúc này:

2 1

2 2

1

1

R R

R U R R

R U

Nếu tăng Uv sao cho Up = 0 thì mạch lại chuyển trạng thái

Cho (4.32) bằng không suy ra:

min 2

1 max

R

R U

U    (4.33)

b)

t

U U

Đây chính là điện áp vào ứng với sự chuyển trạng thái của bộ so sánh từ mức thấp lên mức cao (xem hình 4-24b)

Các mạch so sánh có trễ trên đây thường được dùng để biến đổi điện áp vào hình sin thành điện áp ra dạng xung có biên độ xác định Hình 4-24 minh hoạ ứng dụng đó

4.4.3.6 Mạch biến đổi trở kháng

a Mạch tạo điện trở âm (NIC)

Nếu dùng cả hồi tiếp dương và hồi tiếp âm như mạch hình 4-25 sẽ tạo được điện trở vào có trị số âm

Theo tính chất của KĐTT thì IN và Ip  0, UN = Up nên từ hình 4-25

+_

U

; UN Ur I2RN

Vì Up = UN nên I1RP = - I2RN hay

Girato tạo ra phần tử điện cảm L từ các phần tử tích cực, thường dùng ngày nay

là KĐTT Girato có ký hiệu như hình 4-26a Hệ phương trình truyền đạt của girato phải thoả mãn:

UI

1 2

2 1

(4.35)

RM tham số biến đổi

Từ hệ phương trình (4.35) có sơ đồ tương đương của girato như hình 4-26b Girato được xây dựng trên NIC có dạng như ở hình 4-26c Lập các phương trình cho các nút P1, N1, P2 và N2 sẽ có:

R

UR

UU

M

2 M

2

R

UUR

UU

M

1 2 M

UU

1 M

1 4 M

1

R

UR

UU

M

1 M

2

4    Loại U3, U4 ra khỏi hệ trên sẽ nhận được:

U

RM

MR

Hình 4-26 Mạch Girato trên NIC

Bây giờ mắc tải Rt cho Girato vào đầu 1 như hình 4-27, tìm trở kháng vào đầu 1

là ZV2:

M

t M

t

R U R

R I R

ZV2 =

t

2 M 2

2 R

R I

U

 (4.36) Nếu mắc tải Rt vào đầu 2 - 2 thì:

M

t M

t

R

R U R

R I

2

M

M j CR Zt

4.4.4 Khuếch đại vi sai

Khuếch đại vi sai là khuếch đại mà tín hiệu ra không tỷ lệ với trị tuyệt đối của tín hiệu vào mà tỷ lệ với hiệu của tín hiệu vào Khuếch đại vi sai được sử dụng để khuếch đại tín hiệu có tần số giới hạn dưới nhỏ (tới vài Hz), gọi là tín hiệu biến thiên chậm hay tín hiệu một chiều Ta có thể coi dải thông của nó là 0  fC Nếu sử dụng khuếch đại RC để khuếch đại loại tín hiệu này thì các tụ nối tầng phải có trị số rất lớn nên bất tiện Khuếch đại vi sai thích hợp cho loại tín hiệu này,ngoài ra nó còn có nhiều tính chất quí báu mà ta sẽ nói tới sau này Khuếch đại vi sai là cơ sở để xây dựng

khuếch đại thuật toán nên ta xét lý thuyết loại khuếch đại này

4.4.4.1 Sơ đồ nguyên lý của khuếch đại vi sai

Xét sơ đồ nguyên lý của khuếch đại vi sai trên hình 4-28 Đây là một cầu cân bằng song song, hai nhánh của cầu là RC1 và RC2, hai nhánh kia là hai tranzistor T1 và

T2 Nếu RC1 = RC2 và hai tranzistor có tham số hệt nhau thì cầu cân bằng Mạch có hai đầu vào V1 và V2, tín hiệu ra Ura lấy giữa hai colectơ của T1 và T2 Nếu đưa vào hai

đầu vào hai tín hiệu giống hệt nhau cả về biên độ và pha thì tín hiệu đó gọi là đồng

pha, còn biên độ như nhau nhưng ngược pha thì gọi là tín hiệu ngược pha hay tín hiệu

Xét phản ứng của mạch đối với tín hiệu vào đồng pha và ngược pha

E cc +

- .

Nếu coi mạch hình 4-28 hoàn toàn đối xứng (R’1 = R1, R’2 = R2, R’c = Rc, T1 và

T2 giống hệt nhau) thì tín hiệu vào đồng pha sẽ gây nên phản ứng hệt nhau cả về trị tuyệt đối và dấu của các dòng emitơ và colectơ của T1 và T2 vậy điện áp ở hai colectơ

sẽ biến thiên như nhau và điện áp ra sẽ bằng không, giống như ở trạng thái tĩnh Nói cách khác là mạch ra của khuếch đại vi sai lý tưởng không phản ứng với tín hiệu vào đồng pha Trong khi đó gia số của dòng emitơ của T1, T2 sẽ tạo nên trên RE một điện

áp hồi tiếp âm làm giảm lượng biến thiên của colectơ so với trường hợp RE = 0

Khi tín hiệu vào là ngược pha đặt vào hai bazơ thì các dòng biến thiên như nhau

về trị tuyệt đối nhưng ngược chiều (ngược dấu), tức là điện áp Ura sẽ xuất hiện Lúc này điện áp hồi tiếp âm trên RE không xuất hiện vì dòng emitơ của một tranzistor tăng bao nhiêu thì dòng emitơ của tranzistor kia giảm đi bấy nhiêu Như vậy khuếch đại vi sai phản ứng với tín hiệu vào ngược pha

Vì khuếch đại vi sai lý tưởng phản ứng với tín hiệu vào ngược pha, không phản ứng với tín hiệu vào đồng pha nên tất cả những biến thiên do nhiệt độ, lão hoá linh kiện, tạp âm, nhiễu có thể coi là các tác động vào đồng pha Tức là khuếch đại vi sai

sẽ làm việc ổn định, ít bị nhiễu tác động

Trên vừa phân tích tác dụng của RE ta thấy RE càng lớn thì hồi tiếp âm sẽ càng lớn, càng có tác dụng nén các tín hiệu vào đồng pha ký sinh Tuy nhiên nếu RE chọn lớn thì nguồn ECC phải chọn lớn Cần chọn một phần tử có trị số điện trở lớn đối với các biến nhanh (điện trở xoay chiều lớn), trị số điện trở nhỏ đối với các biến thiên chậm (điện trở một chiều nhỏ) thay vào điện trở RE Phần tử như vậy chính là tranzistor T3 trong sơ đồ hình 4-29a

Đặc tính ra của tranzistor trình bày trên hình 4-29b Từ hình này ta thấy điện trở một chiều R U

I

CEo Co

 nhỏ hơn nhiều so với điện trở xoay chiều R U

I

CE C

Xét cách đưa tín hiệu vào và lấy tín hiệu ra ở mạch hình 4-29a Tín hiệu vào có thể đưa vào các đầu vào ký hiệu V1, V2, V3 và V4 theo các phương án sau:

- Tín hiệu vào có thể đưa vào hai cực V1 và V2 Lúc này hai cực của nguồn tín hiệu hoặc là phải cách điện với "mass", hoặc là phải có cực tính đối xứng qua "mass" Cách đưa tín hiệu vào như vậy gọi là đưa vào đối xứng, các đầu vào này của khuếch đại vi sai gọi là đầu vào đối xứng

- Tín hiệu vào có thể đưa vào V1 (hoặc V2), lúc đó V2 (hoặc V1) phải đấu qua một điện trở nhỏ hoặc đấu trực tiếp xuống “mass” Khuếch đại vi sai trong trường hợp này gọi là có đầu vào không đối xứng với tín hiệu vào không đối xứng

- Tín hiệu vào có thể đưa vào cực V3 hoặc V4 và điểm "mass" Nếu nguồn tín hiệu có hai cực cách ly với "mass" thì có thể đưa vào hai điểm V3 và V4

- Tín hiệu ra lấy ở hai điểm ra1 và ra2 lấy ra đối xứng hoặc lấy ra giữa ra1 hoặc ra2

so với "mass" Nếu tín hiệu vào đưa vào V1 không đối xứng thì tín hiệu ra ở ra1 quay pha 1800, lúc này ra1 gọi là đầu ra đảo, ra2 gọi là đầu ra không đảo

4.4.4.2 Đặc tính truyền đạt của khuếch đại vi sai

Nếu tín hiệu vào đối xứng đưa vào V1 và V2 ký hiệu là Uh thì đặc tính truyền đạt sẽ là sự phụ thuộc của các dòng colectơ vào tín hiệu này

D 2 R 5

. RC2

.

.

R 1

R 2

.

E CC +

Hình 4-29 a) Mạch KĐVS có nguồn dòng b) Đặc tuyến ra của tranzistor

Nếu đầu vào V3 và V4 không đưa tín hiệu nào vào thì T3 có thể coi là một nguồn dòng I0 có nội trở R0 tại điểm công tác Điện trở này thực tế có trị số khá lớn so với các điện trở trong mạch nên có thể coi nguồn dòng IO là lý tưởng Ta tìm đặc tính truyền đạt IC = f(Uh)

Dòng colectơ trong tranzistor ở chế độ khuếch đại có biểu thức:

T

BE E

E

U U e I

I  0 (4.38)

Trong đó IE 0 là dòng emitơ khi UBE = 0 và mặt ghép colectơ phân cực ngược

UT điện áp nhiệt (0,25mV), lúc này:

BE BE

e ( e T

BE E

E E

U

UU

U

UIIII

1 2 1

1 01 02 01 0

T h C

UUe

II

T U h U e

o I C

4.4.4.3 Phân tích phổ của tín hiệu ra trong khuếch đại vi sai

Với đặc tính truyền đạt không phải là đường thẳng như hình (4-30) thì rõ ràng khuếch đại vi sai sẽ gây méo phi tuyến, đặc biệt khi Uh > UT Ta xác định các thành phần hài của dòng colectơ khi tín hiệu vào là dạng hình sin

UV(t) = U0 + Umcost (4.42) Trong đó U0 - điện áp định thiên (bazơ) Thay (4.40) vào (4.41) và (4.42) ta có:

T

m U

t cos U U

o c

e

I)

t(

U

t U

U

o 2

c

e1

It

Cần chú ý một đặc điểm của khuếch đại vi sai là nếu U0 = 0 thì trong các dòng

IC1 và IC2 sẽ không có các hài bậc chẵn Mặt khác nếu thay đổi cực tính của U0 thì pha của các hài chẵn sẽ biến đổi một lượng là 1800, còn pha các hài bậc lẻ vẫn giữ nguyên Các kết luận trên rút ra từ việc phân tích Thực tế khi Uh = (5  6)UT thì các dòng iC có dạng như ở hình 4 -30, tức là tầng khuếch đại vi sai làm việc như một mạch khuếch đại hạn biên

Hình 4-30 Chế độ hạn biên của khuếch đại vi sai

Để tăng độ tuyến tính của khuếch đại vi sai, tức là mở rộng dải thông của nó người ta thường gây hồi tiếp âm bằng cách mắc vào mạch emitơ của T1, T2 các điện trở rE1 và rE2 như ở hình 4-29a

4.4.4.4 Nguồn dòng trong khuếch đại vi sai

Như đã nói ở trên T3 trong khuếch đại vi sai hình 4-29a đóng vai trò của nguồn dòng Có thể phân tích mạch hình 4-29a để xác định trị số của nguồn dòng I0 (dòng colectơ của T3) như sau:

)RR](

RR

RRr

)(

(rR[

R)UU()UE(RI

B E

BE BE

Trong đó 3 hệ số truyền đạt dòng emitơ của T3, UBE3 điện áp emitơ - bazơ của

T3, UD sụt áp thuận trên điốt, rE3 điện trở phân bố miền emitơ T1, rE3 điện trở khối bazơ T3 Thực tế thì R5 chọn khá lớn so với các thành phần trong dấu móc của (4.45)

và UD chọn xấp xỉ bằng UBE3 để bù nhiệt có hiệu quả cao nên:

I0 

)RR(R

)UE(R

4.4.4.5 Tính khuếch đại của khuếch đại vi sai

Xét đặc tính khuếch đại của khuếch đại vi sai với một số phương án đưa tín hiệu vào và lấy tín hiệu ra như sau:

a Vào đối xứng - Ra không đối xứng

h

ra v

v

ra h

ra v

v

ra

U

UU

U

UK

;U

UU

R.R

v c

v c





 R''t = R R ;

R.R

v c

v c

và T2 là ngược pha nhau

b Vào đối xứng - ra đối xứng

tRSU

UU

UU

UU

K

h

ra ra

v v

Rt,.Rt

c Vào không đối xứng - ra không đối xứng

Xét trường hợp tín hiệu đưa vào V1, đầu V2 nối với Rb~ =

RR

xuống mát, tín hiệu ra lấy ở Ra1 là colectơ của T1 Với giả thiết là Rt = RV1 =  thì

K11 = U

U

ra v

1 1

= - S11RC (4.50)

với S11 =

~Rb)(IU

IdU

dI

T BE

cm

ra cm

Có thể giảm bớt trôi điểm không bằng cách chọn T1 và T2 có tham số càng giống nhau càng tốt, các điện trở trong mạch chọn loại có độ sai số nhỏ và cùng mộthệ số nhiệt

4.4.5 Mạch lọc tích cực

.

.

-C N

N

P N

Tần số giới hạn fg là tần số mà tại đó đặc tuyến biên độ tần số của hàm truyền đạt giảm 3dB (dexibell) so với hệ số truyền đạt ở tần số trung tâm Bậc n của bộ lọc xác định độ dốc của đặc tuyến biên độ tần số ở lân cận tần số fg

Loại của bộ lọc xác định dạng của đặc tính biên độ tần số ở lân cận tần số giới hạn và trong miền dải thông Người ta sử dụng nhiều loại bộ lọc: Bessell, Butterworth, Tschebyscheff Đặc tuyến của từng loại bộ lọc đó biểu diễn trên Hình 4-32

-60 -50 -40 -30 -20 -10 0 10

f

fg

Hình 4-32 Các dạng đặc tính biên độ tần số của mạch lọc thông thấp

1 2 3 4

Tần số giới hạn fg là tần số mà tại đú đặc tuyến biờn độ tần số của hàm truyền đạt giảm 3dB (dexibell) so với hệ số truyền đạt ở tần số trung tõm Bậc n của bộ lọc xỏc định độ dốc của đặc tuyến biờn độ tần số ở lõn cận tần số fg

Loại của bộ lọc xỏc định dạng của đặc tớnh biờn độ tần số ở lõn cận tần số giới hạn và trong miền dải thụng Người ta sử dụng nhiều loại bộ lọc Bessell, Butterworth, Tschebyscheff Đặc tuyến của từng loại bộ lọc đú biểu diễn trờn hỡnh 4-32 Cỏc mạch lọc đều cú sơ đồ nguyờn lý của mạch điện giống nhau, chỳng chỉ khỏc nhau trị số cỏc linh kiện RC trong mạch Đường 1 hỡnh 4-31 ứng với đặc tuyến tần số của mạch lọc thụng thấp RC thụ động; đường 2 là mạch lọc Besssell Đường 3 cú đặc tuyến phẳng kộo dài rồi gấp khỳc trước khi đạt tần số giới hạn fg

Để tiện xột cỏc mạch lọc, dựa vào hàm truyền toỏn tử quy chuẩn tổng quỏt của mạch lọc thụng thấp dạng:

n 2

do

S n C S

2 C S 1 C 1

K p

d

K

) (

g g

; Ci là cỏc hệ số thực và dương; bậc của bộ lọc là bậc của đa thức cú thể phõn tớch về dạng:

)(

)(

2 i 1 i

d

SbSa1

1s

Với ai, bi là cỏc hệ số thực và dương Khi bậc n là lẻ sẽ cú một hệ số bi = 0 Khi

bi 0 thỡ đa thức bậc hai sẽ cú nghiệm phức liờn hợp

4.4.5.1 Thực hiện mạch lọc thụng thấp

Cỏc mạch lọc ứng với mẫu số là đa thức bậc hai là thụng dụng hơn cả Mạch lọc

cú thể thực hiện hồi tiếp õm một vũng hoặc hai vũng và vũng hồi tiếp dương

Hỡnh 4-33a là một mạch lọc thụng thấp bậc hai cú một vũng hồi tiếp õm Viết phương trỡnh điện thế nỳt rồi tỡm hàm truyền đạt sẽ được:

2 1 2 2 g

2 1 g V

r d

CCRSRCS21

1s

U

sUsK

)()

So sỏnh (4.53) với (4.54) sẽ được Kdo = 1, a1 = 2gRC1; b1 = g R2C1C2

Tuỳ theo loại mạch lọc mà xác định các hệ số a1 và b1 rồi xác định các linh kiện Thường chọn trước một thành phần rồi xác hai thành phần còn lại

Ví dụ nếu chọn trước tụ C1 thì:

2 1

1 1

1

2 1

2 g

2 1

2 g

2 1

1 2 2 g

1 2

1 g

1

a

Cb4Caf2

Cf4bCRf2

bC

Cf4

)()

RRRR(CS

R

R)

p(

K

g g

3 2 3 2 1

R

R R R R C

Cho C1, C2 và Kdo sẽ tính được:

2 1

1 2 1

2 2

2 1 2 1

)1

(4

C C f

K b

C C C

a C

a R

1 3

2 1

π

bR

;K

RR

g do





Để R2 có giá trị thực dương cần chọn  

2 1

do 1

1

2

a

K1b4C

RCRgS

KK

K

g

2 1

1 1 2 1

;

C b C C f

a R

2 1 1

2 2

2 1 2

1

C C f 4

C C b 4 C a C

2 1

1 1

KK

Như vậy K phụ thuộc vào a1, b1 Khi K = 3 thì a1 = 0 nên (4.58) có dạng:

KC

RS

KK

g g

.

a)R

4.4.5.2 Mạch lọc thông cao bậc hai

Có thể tạo ra mạch lọc thông cao bằng cách đổi chỗ các điện trở với tụ điện

CRR

KC

RCCR.S

KK

g g

.S

K

g g

4.4.5.3 Mạch chọn lọc tần số và mạch lọc thông dải

Nếu mắc xâu chuỗi một khâu lọc thông cao và một khâu lọc thông thấp, sẽ được một mạch lọc thông dải Nếu mạch lọc thông dải có fgt = fgd = f0 thì nó sẽ là một mạch chọn lọc như một mạch cộng hưởng

Để đơn giản xét một khâu lọc thông thấp và thông cao bậc nhất:

ssa

s.K.K

sa

K.sa

1

= 0,707 1

R

U r +

H×nh 4-36 C¸c d¹ng läc th«ng d¶i

R C

b)

+

-Theo (4.69) có thể dựng đặc tính tần số của mạch như ở hình 4-35 ứng với Q1 <

Q2 < Q3 khi hệ số phẩm chất Q càng lớn thì độ dốc của đặc tính tần số ở lân cận điểm

cộng hưởng càng lớn Về nguyên lý có thể xây dựng các mạch lọc thông dải bằng

cách mắc sâu chuỗi các mạch lọc thông thấp và thông cao như vừa nêu ở trên Tuy

nhiên lúc này mạch trở nên phức tạp nên người ta xây dựng các khâu lọc thông dải

bậc hai theo các sơ đồ hình 4-36

Với mạch hình 4-36a thì khâu aC và R/a tạo thành khâu lọc thông cao, khâu bC,

R/b tạo thành khâu lọc thông thấp Trong mạch hồi tiếp mắc thêm cầu T kép R - C để

cải thiện đặc tính chọn lọc của mạch

Hàm truyền của mạch này có dạng

aS (4.70)

Như vậy mạch này cho phép chọn Q, Kdch, f0 tuỳ ý không phụ thuộc lẫn nhau

Mạch hình 4 -36b có một vòng hồi tiếp dương với hàm truyền:

SKRC

(4.71)

Ở đây K và Q phụ thuộc lẫn nhau Có thể thay đổi Q bằng cách thay đổi K mà không ảnh hưởng đến f0 Chọn K  3 vì K = 3 thì mạch tự kích

Câu hỏi ôn tập và bài tập chương 4

Câu 1: Khuếch đại thuật toán là gì? Trình bày cấu tạo, nguyên lý làm việc, đặc tuyến truyền đạt của khuếch đại thuật toán?

Câu 2: Nêu nguyên lý làm việc của mạch khuếch đại đảo dùng IC thuật toán?

Câu 3: Nêu nguyên lý làm việc của mạch khuếch đại không đảo dùng IC thuật toán? Câu 4: Nêu nguyên lý làm việc của mạch cộng đảo dùng IC thuật toán?

Câu 5: Nêu nguyên lý làm việc của mạch cộng không đảo dùng IC thuật toán?

Câu 6: Nêu nguyên lý làm việc của mạch trừ dùng IC thuật toán?

Câu 7: Nêu nguyên lý làm việc của mạch tích phân, vi phân dùng IC thuật toán?

Câu 8: Trình bày sơ đồ, nguyên lý làm việc, đặc tính truyền đạt của khuếch đại vi sai? Câu 9: Tính khuếch đại của khuếch đại vi sai, vào đối xứng - ra đối xứng?

Câu 10: Phương pháp tính, đặc tuyến truyền, mạch lọc tích cực của khuếch đại thuật toán?

Câu 11: Mạch lọc thông thấp sử dụng IC khuếch đại thuật toán?

Câu 12: Mạch lọc thông cao bậc hai sử dụng IC khuếch đại thuật toán?

Câu 13: Mạch khuếch đại loga?

Câu 14: Mạch khuếch đại đối loga, nâng lên hàm mũ?

Câu 15: Mạch nhân tương tự và mạch luỹ thừa?

Câu 16: Mạch chia cũng có thể xây dựng theo các nguyên tắc sau như thế nào?

Câu 17: Các mạch khai căn, mạch khai căn không đảo và mạch khai căn đảo?

Câu 18: Mạch so sánh tương tự, đặc tuyến truyền đạt của bộ so sánh?

Câu 19: Bộ so sánh không có trễ?

Câu 20: Bộ so sánh có trễ mắc đảo và mắc không đảo?

Câu 21: Mạch biến đổi trở kháng, mạch tạo điện trở âm (NIC)?

Câu 22: Girato tạo ra phần tử gì?

Câu 23: Mạch Girato mắc tải?

Bài tập 2:

Cho mạch khuếch đại thuật toán như hình vẽ:

Biết R1 = 20kΩ; R2 = 30kΩ; RN = 500kΩ

Rp = 20kΩ; U1 = 12V; U2 = 1V

- Đây là mạch khuếch đại thuật toán gì?

- Viết biểu thức Ur?

- Viết biểu thức Ur?

- Tính Ur, xác định phạm vi điều chỉnh Rp min, Rp max

- Tính hệ số khuếch đại Ku khi U1 = 0V?

- Tính giá tri điện áp ra Ur?

.

Cho mạch như hình vẽ, biết E = 6V; R2 = 15R0 ; Rx = 5R0 và Ry = 5R0

a Tìm biểu thức xác định Um theo Ux và Uy và các tham số của mạch

b Tính Ura khi biết Ux = 500 mV; Uy = 400 mV Có nhận xét gì về kết quả ?

U V1 R 2

R 3

R N

R 4

Chương 5 CÁC LINH KIỆN ĐIỆN TỬ 4 LỚP

5.1 Tranzitor trường

Khác với tranzitor lưỡng cực đã xét ở phần trên mà đặc điểm chủ yếu là dòng điện trong chúng do cả hai loại hạt dẫn (điện tử và lỗ trống tự do) tạo nên, qua một hệ thống gồm hai mặt ghép p-n rất gần nhau điều khiển thích hợp, tranzitor trường (còn gọi là tranzitor đơn cực FET) hoạt động dựa trên nguyên lí hiệu ứng trường, điều khiển

độ dẫn điện của đơn tinh thể bán dẫn nhờ tác dụng của một điện trường ngoài Dòng điện trong FET chỉ do một loại hạt dẫn tạo ra Công nghệ bán dẫn, vi điện tử càng tiến

bộ, FET càng tỏ rõ nhiều ưu điển quan trọng trên hai mặt xử lí gia công tín hiệu với độ tin cậy cao và mức tiêu hao năng lượng cực bé Phần này sẽ trình bày tóm tắt những đặc điểm quan trọng nhất của FET về cấu tạo, nguyên lý hoạt động và các tham số đặc trưng đối với hai nhóm chủng loại: FET có cực cửa là tiếp giáp p-n (JFET) và FET có cực cửa cách li (MOSFET hay IGFET)

5.1.1 Cấu tạo và kí hiệu quy ước

.

P +

P + D

.

G

n

kªnh TiÕp xóc kim lo¹i

.G

n

kªnh TiÕp xóc kim lo¹ i

Hình 5-1 a) Cấu tạo JFET và cách phân cực bằng trường ngoài b) Kí hiệu quy ước với JFET với hai loại kênh dẫn n và kênh dẫn p

Hình 5-1a đưa ra cấu trúc JFET kiểu kênh n, trên đế tinh thể bán dẫn Si-n người

ta tạo xung quanh nó 1 lớp bán dẫn p (có tạp chất nồng độ cao hơn so với đế) và đưa ra

3 điện cực là cực nguồn S (Source), cực máng D (Drein) và cực cửa G (Gate) Như vậy hình thành 1 kênh dẫn điện loại n nối giữa hai cực D và S, cách li với cực cửa G (dùng làm điện cực điều khiển) bởi 1 lớp tiếp xúc p-n bao quanh kênh dẫn Hoàn toàn tương tự, nếu xuất phát từ đế bán dẫn loại p, ta có loại JFET kênh p với các kí hiệu quy ước phân biệt cho hình 5-1b

Trong JFET kênh N gồm có hai vùng n+ là hai vùng nguồn và thoát Một vùng n- pha ít tạp chất dùng làm thông lộ (kênh) nối liền vùng nguồn và vùng thoát Một

vùng p- nằm phía dưới thông lộ là thân và một vùng p nằm phía trên thông lộ Hai vùng p và p- nối chung với nhau tạo thành cực cổng của JFET

Nếu so sánh với BJT, ta thấy: cực thoát D tương đương với cực thu C, cực nguồn S tương đương với cực phát E và cực cổng G tương đương với cực nền B

+JFET kênh N tương đương với transistor NPN

JFET kênh P tương đương với transistor PNP

D(-)

Để phân cực JFET, người ta dùng hai nguồn điện áp ngoài là UDS > 0 và UGS <

0 như hình vẽ (với loại kênh p, các chiều điện áp phân cực sẽ ngược lại, sao cho tiếp giáp p-n bao quanh kênh dẫn luôn được phân cực ngược) Do tác dụng của các điện trường này, trên kênh dẫn xuất hiện 1 dòng điện (là dòng điện tử với kênh n) hướng từ cực D tới cực S gọi là dũng điện cực mỏng ID Dũng ID có độ lớn tuỳ thuộc vào các giá trị UDS và UGS vì độ dẫn điện của kênh phụ thuộc mạnh vào cả hai điện trường này Nếu xét riêng sự phụ thuộc của ID vào từng điện áp khi giữ cho điện áp còn lại không đổi (coi là một tham số) ta nhận được hai quan hệ hàm quan trọng nhất của JFET là:

const U DS D

GS

U f

I  1( ) 

const U GS D

DS

U f

Đặc tuyến ra của JFET chia làm 3 vùng rõ rệt:

- Vùng gần gốc, khi UDS nhỏ, ID tăng mạnh tuyến tính theo UDS và ít phụ thuộc vào UGS Đây là vùng làm việc ở đó JFET giống như một điện trở thuần cho tới lúc đường cong bị uốn mạnh (điểm A trên hình 5-3a ứng với đường UGS = 0V)

- Vùng ngoài điểm A được gọi là vùng thắt (vùng bão hoà) khi UDS đủ lớn, IDphụ thuộc rất yếu vào UDS mà phụ thuộc mạnh vào UGS Đây là vùng ở đó JFET làm việc như một phần tử khuếch đại, dòng ID được điều khiển bằng điện áp UGS Quan hệ này đúng cho tới điểm B

2 4 6 8

2 4 6 8 10 12

10 12

)

(mA

I D

A U GS 0V B Gi¶m dÇnU GS

-0,5V -1V -1,5V

DS

U p

U

-3 -2 -1 0

2 4 6 8 10 12

Qua đồ thị đặc tuyến ra, ta rút ra mấy nhận xét sau:

- Khi đặt trị số UGS âm dần, điểm uốn A xác định ranh giới hai vùng tuyến tính

và bão hoà dịch dần về phía gốc tọa độ Hoành độ điểm a (ứng với 1 trị số nhất định của UGS) cho xác định 1 giá trị điện áp gọi là điện áp bão hoà cực máng UDS0 (còn gọi

là điện áp thắt kênh) Khi U GS tăng, UDS0 giảm

- Tương tự với điểm B: ứng với giá trị UGS âm hơn, việc đánh thủng tiếp giáp

p-n xảy ra sớm hơp-n, với p-nhứp-ng giá trị UDS nhỏ hơn

Đặc tuyến truyền đạt của JFET (h 5-3b) giống hệt đặc tuyến anốt - lưới của đèn

5 cực chân không, xuất phát từ 1 giá trị UDS0, tại đó ID = 0 trên họ đặc tuyến ra Khi tăng UGS, ID tăng gần như tỉ lệ do độ dẫn điện của kênh tăng theo mức độ giảm phân cực ngược của tiếp giáp p-n Lúc UGS = 0, ID = ID0 Giá trị ID0 là dòng tĩnh cực máng khi không có điện áp điện áp cực cửa Khi có UGS < 0, ID < ID0 và được xác định bởi:

D

U

U I

Hình 5-4 Giải thích vật lí đặc tuyến của JFET

Khi UGS có giá trị tăng dần và UDS = 0, bề rộng vùng nghèo của chuyển tiếp p-n rộng dần ra, chủ yếu về phía kênh dẫn n vì tạp chất pha yếu hơn nhiều so với vùng p, làm kênh dẫn bị thắt lại đều dọc theo phương DS Ngược lại khi cho UGS = 0 và tăng dần giá trị của điện áp máng nguồn UDS, kênh bị co lại không đều và có hình phễu, phía cực D thắt mạnh hơn do phân bố trường dọc theo kênh từ D tới S, cho tới lúc UDS

= UDS0 kênh bị thắt lại tại điểm A Sau đó, tăng UDS làm điểm thắt A dịch dần về phía cực S Quá trình trên sẽ xảy ra sớm hơn khi có thêm UGS < 0 như hình 5-4c làm giá trị điện áp thắt kênh giảm nhỏ Rõ ràng độ dẫn điện của kênh dẫn phụ thuộc cả hai điện

áp UGS và UDS, còn sau khi có hiện tượng thắt kênh, dòng cực máng do các hạt dẫn (điện tử) phun từ kênh qua tiếp giáp p-n tới cực máng phụ thuộc yếu vào UGS và phụ thuộc chủ yếu vào tác dụng điều khiển của UGS tới chuyển tiếp p-n phân cực ngược, qua đó tới dòng điện cực máng ID

5.1.3 Các tham số cơ bản

Tham số giới hạn gồm có:

- Dòng cực máng cực đại cho phép IDmax là dòng điện ứng với điểm B trên đặc tuyến ra (đường ứng với giá trị UGS = 0); Giá trị IDmax, khoảng  50mA

- Điện áp máng – nguồn cực đại cho phép và điện áp của nguồn UGsmax,

UDSmax = UB/(1,2 1,5) (cỡ vài chục Vôn) ở đây UB là điện áp máng nguồn ứng với điểm B

- Điện áp khoá UGS0 (hay Up) ( bằng giá trị UDS0 ứng với trường hợp UGS = 0)

- Điện trở vi phân đầu vào: rv o GS

à

G

U I







rvào do tiếp giáp p-n quyết định, có giá trị khoảng 109

- ở tần số làm việc cao, người ta còn quan tâm tới điện dung giữa các cực CDS

và CGD (cỡ pF)

5.1.4 Tranzistor trường có cực cửa cách li (MOSFET)

5.1.4.1 Cấu tạo và kí hiệu quy ước

Đặc điểm cấu tạo của MOSFET có hai loại cơ bản được thể hiện trên hình 5-5a

Kí hiệu quy ước của MOSFET trong các mạch điện tử được cho trên hình 5-6a,

Trên nền đế là đơn tinh thể bán dẫn tạp chất loại p (Si-p), người ta pha tạp chất bằng phương pháp công nghệ đặc biệt (plana, Epitaxi hay khuếch tán ion) để tạo ra 2 vùng bán dẫn loại n+ (nồng độ pha tạp cao hơn so với đế) và lấy ra hai điện cực là D

và S Hai vùng này được nối thông với nhau nhờ một kênh dẫn điện loại n có thể hình thành ngay trong quá trình chế tạo (loại kênh đặt sẵn hình 5-6a) hay chỉ hình thành sau khi đã có 1 điện trường ngoài (lúc làm việc trong mạch điện) tác động (loại kênh cảm ứng – hình 5-6b) Tại phần đối diện với kênh dẫn, người ta tạo ra điện cực thứ ba là cực cửa G sau khi đã phủ lên bề mặt kênh một lớp cách điện mong SiO2 Từ đó MOSFET còn có tên gọi là loại FET có cực cửa cách li (IGFET) Kênh dẫn được cách

li với đế nhờ tiếp giáp p-n thường được phân cực ngược nhờ một điện áp phụ đưa tới cực thứ tư là cực đế

5.1.4.2 Nguyên lý hoạt động và đặc tuyến von - Ampe

Để phân cực MOSFET người ta đặt một điện áp UDS > 0 Cần phân biệt hai trường hợp

Với loại kênh dẫn đặt sẵn, xuất hiện dòng điện tử trên kênh dẫn nối giữa S và D

và trong mạch ngoài có dòng cực máng ID (chiều đi vào cực D), ngay cả khi chưa có điện áp đặt vào cực cửa (UGS = 0)

Nếu đặt lên cực cửa điện áp UGS > 0, điện tử tự do có trong vùng đế (là hạt thiểu số) được hút vào vùng kênh dẫn đối diện với cực cửa làm giầu hạt dẫn cho kênh, tức là làm giảm điện trở của kênh, do đó làm tăng dòng cực máng ID Chế độ làm việc này được gọi là chế độ giầu của MOSFET

Nếu đặt với cực cửa điện áp UGS < 0, quá trình trên sẽ ngược lại, làm kênh dẫn

bị nghèo đi do các hạt dẫn (là điện tử) bị đẩy xa khỏi kênh Điện trở kênh dẫn tăng tuỳ theo mức độ tăng của UGS theo chiều âm sẽ làm giảm dòng ID Đây là chế độ nghèo của MOSFET

Nếu xác định quan hệ hàm số ID = f3(UDS), lấy với những giá trị khác nhau của

UGS bằng lý thuyết thay thực nghiệm, ta thu được họ đặc tuyến ra của MOSFET loại kênh n đặt sẵn như trên hình 5-7a

- Với loại kênh cảm ứng, khi đặt tới cực cửa điện áp UGS  0, không có dòng cực máng (ID = 0) do tồn tại hai tiếp giáp p-n mắc đối nhau tại vùng máng - đế và nguồn - đế, do đó không tồn tại kênh dẫn nối giữa máng – nguồn Khi đặt UGS > 0, tại vùng đế đối diện cực cửa xuất hiện các điện tử tự do (do cảm ứng tĩnh điện) và hình thành một kênh dẫn điện nối liền hai cực máng và nguồn Độ dẫn của kênh tăng theo giá trị của UGS do đó dòng điện cực máng ID tăng Như vậy MOSFET loại kênh cảm

ứng chỉ làm việc với 1 loại cực tớnh của UGS và chỉ ở chế độ làm giầu kờnh Biểu diễn quan hệ hàm ID = f4(UDS), lấy với cỏc giỏ trị UGS khỏc nhau, ta cú họ đặc tuyến ra của MOSFET kờnh n cảm ứng như trờn hỡnh 5-7b

5 10 15 20

+2V +4V

- Giải thớch vật lớ chi tiết cỏc quỏ trỡnh điều chế kờnh dẫn điện bằng cỏc điện ỏp

UGS và UDS cho phộp dẫn tới cỏc kết luận tương tự như đối với JFET Bờn cạnh hiện tượng điều chế độ dẫn điện của kờnh cũn hiện tượng mở rộng vựng nghốo của tiếp giỏp p-n giữa cực mỏng đế khi tăng dần điện ỏp UDS Điều này làm kờnh dẫn cú tiết diện hẹp dần khi đi từ cực nguồn tới cực mỏng và bị thắt lại tại 1 điểm ứng với điểm uốn tại ranh giới hai vựng tuyến tớnh và bóo hoà trờn đặc tuyến ra Điện ỏp tương ứng với điểm này gọi là điện ỏp bóo hoà UDS0 (hay điện ỏp thắt kờnh)

Hỡnh 5-7a và b là đường biểu diễn quan hệ ID = f5(UGS) ứng với một giỏ trị cố định của UDS với hai loại kờnh đặt sẵn và kờnh cảm ứng, được gọi là đặc tuyến truyền đạt của MOSFET

Chế độ giầuChế độ

nghèo

-0,4 -0,2 0 0,2 0,4

0,5 1 1

1,5 2

Hỡnh 5-8 Đặc tuyến truyền đạt của MOSFET a) Kờnh đặt sẵn b) Kờnh cảm ứng

Cỏc tham số của MOSFET được định nghĩa và xỏc định giống như đối với JFET gồm cú hỗ dẫn S của đặc tuyến truyền đạt, điện trở trong ri (hay cũn gọi là rDS), điện trở vào rv và nhúm cỏc tham số giới hạn điện ỏp khoỏ UGS0 (ứng với một giỏ trị

cách li về điện với kênh dẫn hay điện trở nối vào cực lớn (109 1013 ), so với loại tranzitor bipolar dòng điện dò đầu vào gần như bằng 0, với công nghệ CMOSFET điều này gần đạt tới lí tưởng Nhận xét này đặc biệt quan trọng với các mạch điện tử analog phải làm việc với những tín hiệu yếu và với mạch điện tử digital khi đòi hỏi cao về mật

độ tích hợp các phần tử cùng với tính phản ứng nhanh và chi phí năng lượng đòi hỏi thấp của chúng

- Đa số các FET có cấu trúc đối xứng giữa 2 cực máng (D) và nguồn (S) Do

đó các tính chất của FET hầu như không thay đổi khi đổi lẫn vai trò hai cực này

- Với JFET và MOSFET chế độ nghèo, dòng cực máng đạt cực đại ID = IDmaxlúc điện áp đặt vào cực cửa bằng không UGS = 0 Do vậy chúng được gọi chung là họ FET thường mở Ngược lại, với MOSFET chế độ giầu, dòng ID = 0 lúc UGS = 0 nên nó được gọi là họ FET thường khoá Nhận xét này có ý nghĩa khi xây dựng các sơ đồ khoá (mạch lôgic số) dựa trên công nghệ MOS

- Trong vùng gần gốc của họ đặc tuyến ra của FET khi UDS  1,5V, dòng cực máng ID tỉ lệ với UGS Lúc đó, FET tương đương như một điện trở thuần có giá trị thay đổi được theo UGS Dòng ID càng nhỏ khi UGS càng âm với loại kênh n, hoặc ngược lại

ID càng nhỏ khi UGS > 0 càng nhỏ với loại kênh p

Sử dụng tính chất này của FET, có thể xây dựng các bộ phân áp có điều khiển đơn giản

dK DS vao

ra

U r R

U r U

U







khiển Uđk, thường chọn R >> rDS0 để dải  đủ rộng Lưu ý là khi UDS > 1V tính chất tuyến tính giữa ID và UDS (với các UGS khác nhau) không còn đúng nữa Nếu sử dụng

cả vùng xa gốc hơn 1V, cần tuyến tính hoá theo mạch hình 5-8b Điện trở R2 đưa một điện áp UDS tới cực cửa bổ sung cho UGS bù lại phần cong của rDS

Khi chọn R2 = R3 >> rDS thì

)(

2

1

DS dK

GS

U U

U



 và họ đặc tuyến ra được tuyến tính

hoá trong một đoạn UDS từ 1V tới 1,5V

v

DSG

Hình 5-9 Sơ đồ nguyên lí bộ phân áp có điều khiển dùng FET

a) Chưa tuyến tính hoá b) Đã tuyến tính hoá

- Tương tự như với tranzitor lưỡng cực, tồn tại 3 kiểu mắc FET trong các mạch khuếch đại là máng chung MC, nguồn chung NC và cửa chung Tuy nhiên mạch cửa chung rất ít gặp trong thực tế Hai mạng MC và NC cho trên hình 5-10 với các tham số tóm tắt của từng loại trong ý nghĩa là một tầng khuếch đại điện áp

( 1





DS S u

r R S K

Khi thay thế các FET kênh n bằng loại FET kênh p trong các mạch điện, cần thay đổi cực tính các điện áp nguồn cũng như cực tính các điốt và tụ hoá được sử dụng trong đó Lúc đó các chức năng chủ yếu của mạch không thay đổi, cũng giống như với

hai loại tranzitor lưỡng cực npn và pnp tương ứng đã xét

là không có dòng điện đi qua cực DS khi chân G không được cấp điện

- Khi công tắc K1 đóng, nguồn UG cấp vào hai cực GS làm điện áp UGS > 0V => đèn Q1 dẫn => bóng đèn D sáng

- Khi công tắc K1 ngắt, điện áp tích trên tụ C1 (tụ gốm) vẫn duy trì cho đèn Q dẫn

=> chứng tỏ không có dòng điện đi qua cực GS

- Khi công tắc K2 đóng, điện áp tích trên tụ C1 giảm bằng 0 => UGS= 0V => đèn tắt => Từ thực nghiệm trên ta thấy rằng : điện áp đặt vào chân G không tạo ra dòng

GS như trong Transistor thông thường mà điện áp này chỉ tạo ra từ trường => làm cho điện trở RDS giảm xuống

* Mosfet trong nguồn xung của Monitor

Hình 5-11 Mạch thí nghiệm sự hoạt động của Mosfet

Trong bộ nguồn xung của Monitor hoặc máy vi tính, người ta thường dùng cặp linh kiện là IC tạo dao động và đèn Mosfet, dao động tạo ra từ IC có dạng xung vuông được đưa đến chân G của Mosfet, tại thời điểm xung có điện áp > 0V => đèn Mosfet dẫn, khi xung dao động = 0V Mosfet ngắt => như vậy dao động tạo ra sẽ điều khiển cho Mosfet liên tục đóng ngắt tạo thành dòng điện biến thiên liên tục chạy qua cuộn sơ cấp => sinh ra từ trường biến thiên cảm ứng lên các cuộn thứ cấp => cho ta điện áp ra

* Đo kiểm tra Mosfet trong mạch

Khi kiểm tra Mosfet trong mạch, ta chỉ cần để thang x1Ω và đo giữa D và S => Nếu

1 chiều kim lên đảo chiều đo kim không lên => là Mosfet bình thường, nếu cả hai chiều kim lên = 0Ω là Mosfet bị chập DS

Hướng dẫn: Loại kênh dẫn: P-Channel: là Mosfet thuận, N-Channel là Mosfet

ngược Đặc điểm kỹ thuật Thí dụ: 3A, 25W: là dòng D-S cực đại

5.2 Thyristor

5.2.1 Cấu tạo, ký hiệu quy ước

Thyristor hay còn gọi là Tiristor là một hệ thống gồm bốn lớp bán dẫn ghép liên tiếp nhau theo thứ tự P1,N1,P2,N2 Giữa các lớp bán dẫn này sẽ hình thành lên ba lớp tiếp giáp P – N

Điện cực thứ nhất được lấy ra từ vùng P1 được gọi là Anốt (A), điện cực thứ hai Katốt (K) lấy ở vùng N2, còn điện cực thứ ba có thể lấy ra từ P2, N1 gọi là cực điều khiển (G) nếu lấy từ P2 gọi là tiristor loại P còn lấy từ N1 gọi là tiristor loại N

Ký hiệu quy ước được chỉ ở hình 5-11