BÁO cáo 1 THÍ NGHIỆM THIẾT kế VI MẠCH số

Tuy vậy, ta có thể kết luận mạch khảo sát đúng theo nguyên lý hoạt động của cổng NOT.. Mạch kiểm tra hoạt động của cổng NOT:... Khi mạch nhận tín hiệu điện áp mức thấp mạch kéo lên chỉ đ

ĐẠI HỌC QUỐC GIA ĐẠI HỌC BÁCH KHOA TP HỒ CHÍ MINH



BÁO CÁO THÍ NGHIỆM THIẾT KẾ VI MẠCH SỐ

1.1 THIẾT KẾ SƠ ĐỒ NGUYÊN LÝ

Bảng 3-1 Bảng sự thật của cổng NOT

Sơ đồ nguyên lý & ký hiệu cổng:

Hình 1-1 Sơ đồ nguyên lý cổng NOT

Thực hiện vẽ lại dạng sóng Vout:

Nhận xét: Theo lý thuyết, Vin=0 -> Vout=1, Vin=1 -> Vout=0, điểm chuyển áp lý tưởng VM=1/2=0.5 Theo

số liệu đo đạc thực tế, ta nhận thấy một chút sai số nhỏ do dòng rò và sai số linh kiện Tuy vậy, ta có thể kết luận mạch khảo sát đúng theo nguyên lý hoạt động của cổng NOT

1.3 THỰC HIÊN MÔ PHỎNG ĐÁP ỨNG TRANSIENT

Mạch kiểm tra hoạt động của cổng NOT:

Switching Power

1.4 THỰC HIÊN VẼ LAYOUT CHO CỔNG NOT

Hoàn thành stick diagram:

Hoàn thành layout của cổng NOT:

2.1 THIẾT KẾ SƠ ĐỒ NGUYÊN LÝ CỔNG NAND2

Sơ đồ nguyên lý & Ký hiệu cổng

Hình 2-3 Sơ đồ nguyên lý cổng NAND2

Thực hiện đo điện áp ngõ ra tại các giá trị Vin sau:

Vin1 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1

Vin2 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1

Vout 1 0.999 0.996 0.979 0.919 0.264 0.060 0.011 0.001 0.0001

Thực hiện vẽ lại dạng sóng Vout

Nhận xét: Khoảng chuyển tiếp từ 1 xuống 0 của mạch kéo dài, hơi lệch phải so với mốc 0.5V Khi mạch

nhận tín hiệu điện áp mức thấp mạch kéo lên chỉ đi qua 1 PMOS, khoảng điện áp cho phép kéo dài, khi nhậntín hiệu điện áp mức cao, phải dẫn qua 2 NMOS nên điện áp cho phép cần phải cao ( >0,6)

2.3 MÔ PHỎNG ĐÁP ỨNG TRANSIENT CỔNG NAND2

Sử dụng ADE L để kiểm tra hoạt động của cổng NAND2 với các thiết lập cho mạch testbench như sau:Vdd= 1 V, Cload = 1f , Vpulse cho ngõ vào A (voltage 1 = 0 V, voltage 2 =

1 V, delay = 0 ns, rise time = fall time = 1 ps, pulse width = 1 ns, period = 2 ns), Vpulse cho ngõ vào

B (voltage 1 = 0 V, voltage 2 = 1 V, delay = 0 ns, rise time = fall time = 1 ps, pulse width = 2.5 ns,period = 5 ns) và thời gian mô phỏng transient là 8 ns Mạch Testbench:

Hình 2-5 Mạch kiểm tra hoạt động của cổng NAND2

Kết quả mô phỏng:

2.4 THIẾT KẾ LAYOUT CỔNG NAND2

- Hoàn thành stick diagram cổng NAND2:

- Hoàn thành layout của cổng NAND2

2.5 THIẾT KẾ SƠ ĐỒ NGUYÊN LÝ CỔNG NOR2

Sơ đồ nguyên lý & Ký hiệu cổng

Hình 2-6 Sơ đồ nguyên lý cổng NOR2

Sơ đồ mạch đo DC:

Thực hiện vẽ lại dạng sóng Vout :

Nhận xét: Khoảng chuyển tiếp từ 1 xuống 0 của mạch kéo dài, lệch trái so với mốc 0.5V Do khi mạch nhận

tín hiệu điện áp mức thấp mạch kéo lên phải đi qua 1 PMOS, khi nhận tín hiệu điện áp mức cao, mạch chỉdẫn qua 1 NMOS nên điện áp cho phép không cần cao (< 0.4)

2.7 MÔ PHỎNG ĐÁP ỨNG TRANSIENT CỔNG NOR2

Hình 2-8 Mạch kiểm tra hoạt động của cổng NOR2

Kết quả mô phỏng:

2.4 THIẾT KẾ LAYOUT CỔNG NOR2

- Hoàn thành stick diagram cổng NOR2:

- Hoàn thành layout của cổng NOR2:

3.1 THIẾT KẾ SƠ ĐỒ NGUYÊN LÝ DFF

Sơ đồ nguyên lý & Ký hiệu cổng:

Hình 3-3 Sơ đồ nguyên lý cổng DFFNEG

Hình 3-4 Ký hiệu cổng DFFNEG

3.2 KIỂM TRA ĐÁP ỨNG TRANSIENT

Sử dụng ADE L để kiểm tra hoạt động của cổng DFFNEG với các thiết lập cho mạch testbench như sau:Vdd= 1 V, Cload = 1 f , Vpulse cho ngõ vào D (voltage 1 = 0 V, voltage 2 =

1V, delay = 0 ns, rise time = fall time = 1 ps, pulse width = 2 ns, period = 4 ns), Vpulse cho ngõ vào

CLK (voltage 1 = 0 V, voltage 2 = 1 V, delay = 0 ns, rise time = fall time = 1 ps, pulse width = 1 ns,

period = 2 ns) và thời gian mô phỏng transient là 20 ns Mạch testbench và kết quả dạng sóng thu

được như hình dưới đây:

Hình 3-5 Mạch kiểm tra hoạt động của cổng DFFNEG

Kết quả mô phỏng: