Giáo trình Thực hành kỹ thuật số (Nghề: Công nghệ kỹ thuật Điện-Điện tử - CĐ/TC) - Trường Cao đẳng nghề Đồng Tháp

Giáo trình Thực hành kỹ thuật số cung cấp cho người học những kiến thức như: Đại cương về kỹ thuật số; FLIP – FLOP; Mạch đếm và thanh ghi; Mạch logic MSI; Họ vi mạch TTL – CMOS; Bộ nhớ; Kỹ thuật ADC – DAC. Mời các bạn cùng tham khảo!

TRƯỜNG CAO ĐẲNG NGHỀ ĐỒNG THÁP

KHOA ĐIỆN – ĐIỆN TỬ

GIÁO TRÌNH

MÔN HỌC: THỰC HÀNH KỸ THUẬT SỐ NGÀNH, NGHỀ: CNKT ĐI N ĐI N T TRÌNH ĐỘ: CAO ĐẲNG/TRUNG CẤP

(Ban hành kèm theo Quyết định Số: /QĐ-CĐNĐT ngày… tháng…năm 2018

của Hiệu trưởng Trường Cao đẳng nghề Đồng Tháp)

Đồng Tháp, năm 2018

LỜI GIỚI THIỆU

Kỹ thuật s là một trong nh ng mô đun c sở c a nghề Điện tử công nghiệp được biên soạn d a theo chư ng trình khung đ x y d ng và ban hành n m 2017 c a trường Cao đẳng nghề Đồng Tháp trước đ y dành cho nghề Điện tử công nghiệp hệ Cao đẳng và Trung cấp

Giáo trình được biên soạn làm tài liệu học tập giảng dạy nên giáo trình đ được

x y d ng ở mức độ đ n giản và dễ hiểu trong mỗi bài học đều có thí dụ và bài tập

Bài 1 MĐ14-01: Đại cư ng về kỹ thuật s

Bài 2 MĐ14-02: FLIP – FLOP

Bài 3 MĐ14-03: Mạch đếm và thanh ghi

Bài 4 MĐ14-04: Mạch logic MSI

Bài 5 MĐ14-05: Họ vi mạch TTL – CMOS

Bài 6 MĐ14-06: Bộ nhớ

Bài 7 MĐ14-07: Kỹ thuật ADC – DAC

Giáo trình c ng là tài liệu giảng dạy và tham khảo t t cho các nghề Công nghệ

kỹ thuật Điện – Điện tử Điện tử d n dụng Điện công nghiệp

Mặc dù đ c gắng t chức biên soạn để đáp ứng được mục tiêu đào tạo nhưng không tránh được nh ng thiếu sót Rất mong nhận được s đóng góp kiến c a các

th y cô bạn đọc để nhóm biên soạn sẽ điều ch nh hoàn thiện h n

Đồng Tháp, ngày tháng n m 2018

Tham gia biên soạn

2 Trần Thế Thông

MỤC LỤC

Trang

TUYÊN BỐ BẢN QUYỀN 1

LỜI GIỚI THI U 3

MỤC LỤC 4

BÀI 01: ĐẠI CƯƠNG VỀ KỸ THUẬT SỐ 6

1.T ng quan về mạch tư ng t và mạch s 6

2 Hệ th ng s và mã s 7

3 Các c ng Logic c bản 12

4 Biểu thức Logic và mạch điện 17

5 Đại s Boole và định lý Demorgan 22

6 Đ n giản biểu thức logic 22

7 Giới thiệu một s IC s c bản: 27

BÀI 02: FLIP –FLOP 32

1 Flip - Flop R-S: 32

2 FF R-S tác động theo xung lệnh 33

3 Flip - Flop J-K 35

4 Flip - Flop T 35

5 Flip - Flop D 36

6 Flip - Flop M-S ( Master – Slaver): 36

7 Flip - Flop với ngõ vào Preset và Clear 37

8 Tính toán, lắp ráp một s mạch ứng dụng c bản 38

BÀI 03: MẠCH ĐẾM VÀ THANH GHI 41

1 Mạch đếm 41

2 Thanh ghi 49

3 Giới thiệu một s IC đếm và thanh ghi thông dụng 50

4 Tính toán, lắp ráp một s mạch ứng dụng c bản 52

BÀI 04: MẠCH LOGIC MSI 55

1 Mạch mã hóa (Encoder) 55

2 Mạch giải mã (Decoder) 59

3 Mạch ghép kênh 65

4 Mạch tách kênh 67

5 Giới thiệu một s IC mã hóa và giải mã thông dụng 69

6 Tính toán, lắp ráp một s mạch ứng dụng c bản 72

BÀI 05: HỌ VI MẠCH TTL – CMOS 75

1 Cấu trúc và thông s c bản c a TTL 75

2 Cấu trúc và thông s c bản c a CMOS 84

3 Giao tiếp TTL và CMOS 92

4 Giao tiếp gi a mạch logic và tải công suất 94

5 Tính toán, lắp ráp một s mạch ứng dụng c bản 96

BÀI 06: BỘ NHỚ 98

1 ROM 99

2 RAM 106

3 Mở rộng dung lượng bộ nhớ 108

4 Giới thiệu IC 110

BÀI 07: KỸ THUẬT ADC – DAC 112

1 Mạch chuyển đ i s sang tư ng t (DAC) 112

2 Mạch chuyển đ i tư ng t sang s (ADC) 118

3 Giới thiệu IC 126

TÀI LI U THAM KHẢO 133

BÀI 01: ĐẠI CƯƠNG VỀ KỸ THUẬT SỐ Giới thiệu:

Trong khoa học công nghệ hay cuộc s ng đời thường ta thường xuyên phải tiếp xúc với s lượng S lượng có thể đo quản l ghi chép tính toán nhằm giúp cho các

xử l ước đoán trở nên ít phức tạp h n

Mục tiêu:

-Trình bày được các khái niệm c bản về mạch tư ng t và mạch s

- Trình bày được cấu trúc c a hệ th ng s và m s

-Trình bày được cấu tạo nguyên l hoạt động c a các c ng logic c bản

-Trình bày được các định luật c bản về kỹ thuật s các biểu thức toán học c a

- Tín hiệu số ( hình 4.2 )

Tín hiệu s là tín hiệu có biên độ gián đoạn theo thời gian Biên độ ch có hai mức như hình vẽ mức (1) đại diện cho biên độ cao mức (0) đại diện cho biên độ thấp

Hình 4.2

Mạch s ch xử l hai mức tín hiệu 0 hoặc1 trong cùng một khoảng thời gian mà thôi

1.2 Ưu và nhược điểm của kỹ thuật số so với kỹ thuật tương tự

Kỹ thuật s có nhiều ưu điểm so với kỹ thuật mạch tư ng t khiến cho kỹ thật s ngày càng ph biến ở g n như h u hết các lĩnh v c như: đo lường điều khiển tính toán thông tin…Tuy nhiên kỹ thuật mạch tư ng t c ng có nh ng đặc tính riêng mà mạch s không thể thay thế

 Ưu điểm:

Nhìn chung thiết bị s dễ thiết kế h n: Đó là do mạch được sử dụng các vi mạch chuyên dùng đ được thiết kế với chức n ng định trước Khả n ng ch ng nhiễu và s méo dạng cao: Do đặc thù c a hệ th ng là ch xử lí hai mức tín hiệu 1 và 0 và thời gian chuyển tiếp gi a chúng là rất nhanh nên khả n ng ch ng nhiễu rất cao h n n a biên

độ c a tín hiệu nhiễu không đ khả n ng làm thay đ i gi a hai mức tín hiệu từ 0 sang

1 và ngược lại từ 1 sang 0 Trong khi đó ở thiết bị tư ng t độ chính xác bị giới hạn vì mạch phải xử lí các tín hiệu liên tục theo thời gian h n n a các linh kiện sử dụng không th c s tuyến tính

Do đó biên độ c a tín hiệu nhiễu dễ dàng x m nhập vào hệ th ng và làm mất tính

n định c a hệ th ng

Lưu tr và truy cập dễ dàng nhanh chóng: Do tín hiệu s ch có hai mức nên việc lưu tr ở nh ng môi trường khác nhau (bộ nhớ bán dẫn b ng từ…) và truy cập rất thuận tiện

Độ chính xác và độ ph n giải cao: Trong việc đo đạc thời gian t n s điện thế v.v…kỹ thuật s cho độ chính xác và độ ph n giải cao h n kỹ thuật tư ng t

Có thể lập trình hoạt động c a hệ th ng kỹ thuật s : Hoạt động c a hệ th ng kỹ thuật có thể điều khiển theo một qui luật định trước bằng một tập lệnh gọi là chư ng trình Cùng với việc ra đời c a các vi xử lí và vi điều khiển làm cho việc t động điều khiển hệ th ng trở nên dễ dàng h n

 Nhược điểm

H u hết các đại lượng vật l điều mang bản chất c a tín hiệu tư ng t Chính

nh ng đại lượng này thường là đ u vào và đ u ra c a các hệ th ng điều khiển Ví dụ như các đại lượng nhiệt độ áp suất lưu lượng vận t c…Ph n tích các đại lượng này theo thời gian đó chính là các đại lượng tư ng t

Trong kỹ thuật người ta thường phải th c hiện biến đ i từ tín hiệu tư ng t sang tín hiệu s và ngược lại Điều này làm cho thiết bị thêm phức tạp và giá thành cao h n Tuy nhiên nh ng bất lợi này bị lấn lướt bởi ưu điểm c a kỹ thuật s nên việc chuyển

đ i qua lại gi a kỹ thuật s và kỹ thuật tư ng t là việc c n thiết và trở nên ph biến trong công nghệ ngày nay

Để tận dụng được nh ng ưu điểm c a kỹ thuật s và kỹ thuật tư ng t người ta

sử dụng cả hai loại vào trong một hệ th ng Ở nh ng hệ th ng này kh u thiết kế c n quyết định kh u nào dùng kỹ thuật tư ng t và kh u nào dùng kỹ thuật s

2 Hệ thống số và mã số

2.1 Hệ thống số thập phân (Decimal system)

Trong hệ thập ph n người ta sử dụng 10 k t từ 0 đến 9 kết hợp với các dấu chấm dấu phẩy để ch về lượng:

Trong d y s thập ph n: dn-1…d2d1d0 theo qui ước từ phải qua trái vị trí c a chúng thể hiện hàng đ n vị hàng chục hàng tr m hàng nghìn với ph n nguyên và ngược lại từ trái qua phải là ph n chục ph n tr m ph n nghìn đ i với ph n lẻ sau dấu phẩy

Nói tóm lại bất kì s nào c ng là t ng các tích gi a giá trị c a mỗi ch s với giá trị (gọi là trọng s ) c a nó

b n-1 b n-2 b 2 b 1 b 0

Qui ước mỗi s hạng là một bit Bit tận cùng bên trái gọi là MSB (tức là bit có giá trị lớn nhất) và bit ở tận cùng bên phải gọi là LSB (tức là bit có giá trị nh nhất) Như vậy s nhị ph n có n bit thì sẽ có 2n giá trị khác nhau Giá trị nh nhất là 0 .000 và giá trị lớn nhất là 1 .111 Trọng s các bit từ thấp đến cao l n lượt là 1 2 4

8 và gi a hai bit kề nhau chênh lệch nhau 2 l n

 Chuyển đổi từ số nhị phân sang thập phân

Quy tắc chuyển như sau:

b n-1 b n-2 b 2 b 1 b 0 = b n-1 2 n-1 +b n-2 2 n-2 b 2 2 2 +b 1 2 1 +b 0 2 0

 Chuyển đổi từ số thập phân sang nhị phân

Quy tắc chuyển như sau:

Sử dụng qui tắc chia 2 liên tiếp s A10 và lấy ph n dư

- Ph n dư đ u tiên c a phép chia là bit LSB

- Ph n dư cu i cùng cùng c a phép chia là bit MSB

2.3 Hệ thống số bát phân (Octal system)

- K t s : 0 1 2 3 4 5 6 7

- c s : 8

Trong hệ th ng s bát ph n người ta dùng các s từ 0 đến 7 để mô tả về lượng

c a một đại lượng và c ng theo luật vị trí trọng s c a 8m (m= .-2,-1,0,1,2 .) Một

d y s octal được biểu diễn như sau:0n-10n-2 .020100

Trong đó một d y s bát ph n có n s hạng thì sẽ có 8n giá trị khác nhau giá trị thấp nhất là 0 .000 và giá trị lớn nhất là 7 .777 Trọng s các bit từ thấp đến cao l n lượt là 1 8 64 .và gi a hai s liền kề nhau chênh lệch nhau 8 l n

 Chuyển đổi từ bát phân sang thập phân

Quy tắc chuyển như sau:

0n-10n-2 .020100

 Chuyển đ i s thập ph n sang biểu diễn s bát ph n

Quy tắc chuyển như sau:

Để th c hiện chuyển từ A10 sang A8 ta th c hiện phép chia c a A10 cho A8 rồi lấy

ph n dư

 Chuyển đổi một số bát phân sang số nhị phân

Để th c hiện chuyển đ i ta thay thế một k t s bằng một s nhị ph n 3 bit

tư ng ứng theo bảng sau:

Một d y Hex được biểu diễn như sau: hn-1hn-2 .h2h1h0

Như vậy trong d y s Hex có n s hạng thì sẽ có 16n giá trị khác nhau giá trị nh nhất

là 0 .000 và giá trị lớn nhất là F .FFF Trọng s các bit l n lượt là 1 16 256 và trọng s c a hai s hạng kề nhau chênh lệch nhau 16 l n

 Chuyển đổi số thập lục phân sang số thập phân

Ví dụ: 2 E16 = 2.161 + 14.160 = 4610

0 1 2 C , D16 = 0.163 + 1.162 + 2.161 + 12.160 + 13.16-1

=0 + 256 + 32 + 12 + 0,0625 = 300,06510 Ghi chú: nếu s thập lục ph n bắt đ u bằng ch thì khi viết phải thêm s 0 vào trước

ví dụ: EF → 0EF

 Chuyễn đổi số thập phân sang số thập lục phân

- Th c hiện theo quy tắc lấy A10 chia cho A16 rồi lấy ph n dư

 Chuyển đổi thập lục phân sang biểu diễn số nhị phân

- Th c hiện theo quy tắc biểu diễn một k s thập lục ph n bằng một nhóm

t hợp 4 bit nhị ph n

Ví dụ: Với A16 = 4EFB suy ra A2 = 0100 1110 1111 1011

Với A16 = BCD2 suy ra A2 = 1011 1100 1101 0010

Bảng hình 4.2 mô tả quan hệ giữa hệ thập phân, thập lục phân và nhị phân

2.5 Mã BCD (Binary code decimal)

Thông tin được xử lí trên mạch s điều là các s nhị ph n nên mọi thông tin d liệu dù là s lượng các ch các dấu các mệnh lệnh sau cùng phải ở dạng nhị ph n thì mạch s mới hiểu và xử lí được Do đó phải qui định cách thức mà các s nhị ph n dùng để biểu diễn các d liệu khác nhau từ đó xuất hiện các m s Trước tiên m thập

ph n thông dụng nhất là m BCD (Binary code decimal: m c a s thập ph n được m hóa theo s nhị ph n)

Vì k s thập ph n lớn nhất là 9 nên ta c n 4 bit để m hóa mỗi kí s thập ph n Mỗi s thập ph n được đ i sang s nhị ph n tư ng đư ng và luôn luôn dùng 4 bít cho từng s thập ph n

M BCD biểu diễn mỗi s thập ph n bằng một s nhị ph n 4 bit và ta nhận thấy rằng ch có các s từ 0000 đến 1001 được sử dụng ngoài các nhóm s nhị ph n 4 bit này không được dùng làm m BCD

 Ƣu điểm: Chính c a m BCD là dễ dàng chuyển đ i từ m thập ph n sang nhị

ph n và ngược lại bằng cách ch c n nhớ các nhóm m 4 bit ứng với các kí s thập

ph n từ 0 đến 9

- So sánh mã BCD và mã nhị phân

Ta c n phải hiểu rằng m BCD không phải là một hệ th ng s như hệ th ng s thập ph n nhị ph n bát ph n và thập lục ph n Mà thật ra BCD là hệ thập ph n với từng kí s được m hóa thành giá trị nhị ph n tư ng ứng và c ng phải hiểu rằng m BCD không phải là một m nhị ph n quy ước

M nhị ph n quy ước biểu diễn s thập ph n hoàn ch nh ở dạng nhị ph n còn m BCD ch chuyển đ i từng k s thập ph n sang s nhị ph n tư ng ứng

2.6 Mã ASCII

Ngoài d liệu dạng s máy tính còn có khả n ng thao tác thông tin khác s như

m biểu thị mẫu t abc dấu chấm c u nh ng k t đặc biệt c ng như k t s Nh ng

m này được gọi chung là m ch s Bộ m ch s hoàn ch nh bao gồm 26 ch thường 26 ch hoa 10 k t s 7 dấu chấm c u và chừng độ 20 đến 40 k t khác Ta

có thể nói rằng m ch s biểu diễn mọi k t và ch s có trên bàn phím máy tính

M ch s được sử dụng rộng r i hiện nay là m ASCII( American Standard Code Information Interchange)

Mã ASCII là bộ m có 7 bit nên có 27= 128 nhóm m đ để biểu thị tất cả các k

t trên bàn phím máy tính

Ngoài d liệu dạng s máy tính còn có khả n ng thao tác thông tin khác s như

m biểu thị mẫu t abc dấu chấm c u nh ng k t đặc biệt c ng như k t s Nh ng

m này được gọi chung là m ch s Bộ m ch s hoàn ch nh bao gồm 26 ch thường 26 ch hoa 10 k t s 7 dấu chấm c u và chừng độ 20 đến 40 k t khác Ta

có thể nói rằng m ch s biểu diễn mọi k t và ch s có trên bàn phím máy tính

Các phép tính trên hệ thống số

 Cộng và trừ hai số nhị phân

 Cộng hai s nhị ph n

Như ta đ biết cộng hai s thập ph n là hàng đ n vị cộng trước và nếu t ng nh

h n 10 thì viết t ng nếu t ng lớn h n 10 thì phải viết hàng đ n vị và nhớ 1 cho l n cộng kế trên

Trong phép cộng nhị ph n c ng tạo ra s nhớ Đ u tiên cộng hai bít nhị ph n có nghĩa ít nhất (LSB) nếu kết quả cộng hai bit =< 1 thì viết kết quả và nếu kết quả cộng hai bit > 1 thì phải có nhớ vào kết quả cùa phép cộng ở bít kế tiếp

- Quy tắc cộng hai s nhị ph n một bit như sau:

0 + 0 = 0; 0 + 1 = 1; 1 + 1 = 0 nhớ 1

 Trừ hai s nhị ph n:

Trong phép trừ nếu s bị trừ nh h n s trừ cụ thể là 0 trừ đi 1 thì phải mượn 1

ở hàng cao kế mà là 2 ở hàng đang trừ và s mượn này phải trả cho hàng cao kế tư ng

 Nhân và chia hai số nhị phân

- Quy tắc nh n hai s nhị ph n một bit

C n lưu ý: 0 x 0 = 0

0 x 1 = 0

1 x 1 = 1

- Quy tắc nh n hai s nhị ph n một bit

Ví dụ: Th c hiện phép chia 1001100100 cho 11000

L n chia đ u tiên 5 bit c a s bị chia nh h n s chia nên ta được kết quả là 0 sai đó ta lấy 6 bit c a s bị chia tiếp ( tư ng ứng với việc dịch phải s chia 1 bit trước khi th c hiện phép trừ)

Ta thấy:

- Trường hợp 8 + 7 = 15 tư ng ứng với F

- Trường hợp 8 + 8 = 16 ta viết 16 – 16 = 0 và nhớ 1 và kết quả là 10

- Trường hợp 8 + A = 18 ta viết 18 – 16 = 2 và nhớ 1 và kết quả là 12

- Trường hợp 8 + F = 23 ta viết 23 – 16 = 7 và nhớ 1 và kết quả là 17

- Cùng quy luật trên áp dụng khi cộng hai s Hex có nhiều con s và dĩ nhiên s nhớ cho hàng nào thì phải cộng thêm cho hàng đó

L do cộng thêm 6 vì m BCD không dùng 6 m cao nhất c a s nhị ph n 4 bit đó là các m từ 1010 đến 1111

Trừ hai s BCD

Trừ hai s BCD cung gi ng như trừ hai s nhị ph n nhiều bit Nếu s bị trừ

nh h n s trừ thì phải mượn 1 ở hàng có nghĩa trên mà là 10 ở hàng đang trừ Để tiện sắp xếp ta chuyển 1 ờ hàng có nghĩa trên thành 10 ở hàng đang trừ rồi cộng vào s bị trừ trước khi th c hiện phép trừ

6 Hãy chuyển đ i các mã s sau:

a Từ mã Binary sang Hexadecimal: 1110010112

b.Từ mã Hexadecimal sang Octal: EDH

Một c ng logic c n bản bao gồm một hay nhiều ngõ vào nhưng có duy nhất một ngõ ra và gi a các ngõ vào và ngõ ra biểu thị m i quan hệ với nhau được biểu diễn qua các s nhị ph n 0 và 1

Xét về mức điện áp thì 0 đặc trưng cho điện áp thấp và 1 đặc trưng cho điện áp cao và các c ng logic c bản bao gồm các c ng sau

3.1 Cổng AND

Hình 4.4a

Hình 4.4b: ký hiệu và bảng trạng thái

Nhận xét:

 C ng AND th c hiện toán nh n thông thường gi a 0 và 1

 Ngõ ra c ng AND bằng 0 khi có ít nhất một ngõ vào bằng 0

 Ngõ ra c ng AND bằng 1 khi tất cả các ngõ vào điều bằng 1

3.2 Cổng OR

Hình 4.5a

Hình 4.7b: ký hiệu và bảng trạng thái

Nhận xét:

 C ng NAND là đảo trạng thái ngõ ra c a c ng AND

 Ngõ ra c ng NAND bằng 0 khi có tất cả các ngõ vào bằng 1

 Ngõ ra c ng AND bằng 1 khi có ít nhất một ngõ vào bằng 0

 Ngõ ra c ng NOR bằng 0 khi có ít nhất một ngõ vào bằng 1

 Ngõ ra c ng NOR bằng 1 khi tất cả các ngõ vào bằng 0

3.6 Cổng EX-OR

Hình 4.9a

Hình 4.9b: ký hiệu và bảng trạng thái

Nhận xét:

 Ngõ ra c ng EX-OR bằng 0 khi tất cả các ngõ vào cùng trạng thái

 Ngõ ra c ng EX-OR bằng 1 khi các ngõ vào khác trạng thái

Cổng EX-NOR

Hình 4.10a

Hình 4.10b: ký hiệu và bảng trạng thái

Nhận xét:

 Ngõ ra c ng EX-NOR chính là đảo c a c ng EX-OR

 Ngõ ra c ng EX-NOR bằng 1 khi tất cả các ngõ vào cùng trạng thái

 Ngõ ra c ng EX-NOR bằng 0 khi các ngõ vào khác trạng thái

3.8 Cổng đệm ( Buffer)

C ng đệm ( Buffer) hay còn gọi là c ng không đảo là c ng có một ngõ vào và

một k hiệu và bằng trạng thái hoạt động như hình sau

 Dùng để ph i họp trở kháng vào

 Dùng để cách ly và n ng dòng cho tải

4 Biểu thức Logic và mạch điện

4.1 Mạch điện biểu diễn biểu thức Logic

 Mạch tạo thành các c ng logic từ c ng NAND

C ng NAND th c hiện phép toán nh n đảo về s đồ Logic c ng NAND gồm 1 c ng AND mắc n i t ng với c ng NOT k hiệu và bảng trạng thái c ng NAND được cho như hình 4.16

Hình 4.16:, ký hiệu, sơ đồ logic tương đương và bảng trạng thái

- Sử dụng c ng NAND để tạo c ng NOT

Ta có thể sử dụng c ng NAND như một c ng NOT bằng cách n i n-1 đ u vào

c a công NAND lên mức 1 ngõ vào còn lại làm ngõ vào c a mạch NOT

Ví dụ: Tạo c ng NOT từ c ng NAND hai ngõ vào như hình 4.12

x x

x x

x

y  1 2  1  2 

Hình 4.12 : Dùng cổng NAND để tạo cổng NOT

- Sử dụng c ng NAND để tạo thành c ng AND

Hàm NAND là đảo c a hàm AND, do vậy hàm AND được x y d ng từ hàm NAND bằng cách mắc như hình 4.13

Hình 4.13: Sử dụng cổng NAND để tạo thành cổng AND

 Mạch tạo thành các cổng logic từ cổng NOR

- C ng NOR còn gọi là c ng Hoặc – Không là c ng th c hiện chức n ng c a phép toán cộng đảo Logic c ng có hai ngõ vào và một ngõ ra có k hiệu như hình 4.16

2 1 2

x

C ng XOR được dùng để so sánh hai tín hiệu vào:

- Nếu hai tín hiệu là bằng nhau thì tín hiệu ngõ ra bằng 0

- Nếu hai tín hiệu vào là khác nhau thì tín hiệu ngõ ra bằng 1

1 3

2 1

2 1

2 1

2 1 2

1 2

1

4 3

2 1 4

3 2 1

4 3

2 1 4

3 2 1

.

3

) (

) (

) )(

(

.

2

) (

) (

) )(

(

.

1

x x

x x

x x

x x

x x

x x x

x x

x

x x

x x x

x x x

x x

x x x

x x x

4.2 Xây dựng biểu thức Logic theo mạch điện cho trước

Ví dụ : Dùng c ng NAND 2 ngõ vào thiết kế mạch tạo hàm Y = f(A B C) =1 khi

th a các điều kiện sau:

a A=0, B=1 và C=1

b A=1 B=1 bất chấp C

Hình 4.26

5 Đại số Boole và định lý Demorgan

Trong kỹ thuật s thì đại s Boole là công cụ h u hiệu để đ n giản và biến đ i các c ng logic hay nói cách khác có thể thay thế mạch điện này bằng mạch điện khác

để đáp ứng một yêu c u hay một giải pháp kỹ thuật nào đó Khác với các đại s khác, các hằng và biến trong đại s Boole ch có hai giá trị: 0 và 1 (Giá trị 0 và 1 trong đại s Boole mang nghĩa miêu tả các trạng thái hay mứclogic) Trong đại s Boole không có: ph n s s m l y thừa c n s … Đại s Boole ch có 3 phép tính đó là:

Phép nh n thể hiện qua hàm AND

Phép cộng thể hiện qua hàm OR hoặc hàm EX-OR

Phép ph định thể hiện qua hàm NOT

5.1 Hàm Bool một biến

Biểu thức:

10

11

0

00

1

A A

A

A A

A

A A A

A A

A A

y x y

x

x x y x

6 Đơn giản biểu thức logic

Để đ n giản cách viết người ta có thể diễn tả một hàm T ng chuẩn hay Tích chuẩn bởi tập hợp các s dưới dấu t ng (Σ) hay tích (Π) Mỗi t hợp biến được thay bởi một s thập ph n tư ng đư ng với trị nhị ph n c a chúng Khi sử dụng cách viết này trọng lượng các biến phải được ch rõ

- Dạng tổng chuẩn: Để có được hàm logic dưới dạng chuẩn ta áp dụng các định

l triển khai c a Shanon Dạng t ng chuẩn có được từ triển khai theo định l Shanon thứ nhất: Tất cả các hàm logic có thể triển khai theo một trong nh ng biến dưới dạng

t ng c a hai tích như sau:

f(A,B, ,Z) = A.f(1,B, ,Z) + A.f(0,B, ,Z) (1)

Hệ thức (1) có thể được chứng minh rất dễ dàng bằng cách l n lượt cho A bằng

2 giá trị 0 và 1 ta có kết quả là 2 vế c a (1) luôn luôn bằng nhau

Cho A=0: f(0,B, ,Z) = 0.f(1,B, ,Z) + 1 f(0,B, ,Z)

= f(0,B, ,Z) Cho A=1: f(1,B, ,Z) = 1.f(1,B, ,Z) + 0 f(0,B, ,Z)

Tóm lại từ một hàm cho dưới dạng bảng trạng thái ta có thể viết ngay biểu thức

c a hàm dưới dạng t ng chuẩn như sau:

S s hạng c a biểu thức bằng s giá trị 1 c a hàm thể hiện trên bảng trạng thái Mỗi s hạng trong t ng chuẩn là tích c a tất cả các biến tư ng ứng với t hợp mà hàm có trị riêng bằng 1 biến được gi nguyên khi có giá trị 1 và được đảo nếu giá trị

c a nó = 0

- Dạng tích chuẩn: Đ y là dạng c a hàm logic có được từ triển khai theo định l

Shanon thứ hai: Tất cả các hàm logic có thể triển khai theo một trong nh ng biến dưới dạng tích c a hai t ng như sau:

Cho giá trị riêng c a hàm đ nêu ở trên

- Hàm Z có giá trị riêng f(0 0 0) = 0 tư ng ứng với các giá trị c a biến ở hàng 0 là A=B=C=0 đồng thời vậy A+B+C là một s hạng trong tích chuẩn

- Tư ng t với các hàng (4) và (6) ta được các t hợp A B C v A B C  à  

- Với các hàng còn lại ( hàng 1 2 3 5 7) trị riêng c a f( A B C) = 1 nên không xuất hiện trong triển khai Tóm lại ta có:

Z  A B C  A B C  A B C 

Như vậy trong ví dụ trên :

Z = hàng (0) Hàng (4) Hàng (6) tư ng đư ng như biểu thức:

Biểu thức tích chuẩn gồm các thừa s mỗi thừa s là t ng các biến tư ng ứng với

t hợp có giá trị riêng =0 một biến gi nguyên nếu nó có giá trị 0 và được đảo nếu có giá trị 1

Ví dụ : Cho hàm Z xác định như trên tư ng ứng với dạng chuẩn thứ nhất hàm này lấy giá trị c a các hàng 1 2 3 5 7 ta viết Z=f(A,B,C) = Σ(1,2,3,5,7) Tư ng t nếu dùng dạng chuẩn thứ hai ta có thể viết Z =f(A B C)= Π(0 4 6) Chú : Khi viết các hàm theo dạng s ta phải ch rõ trọng s c a các bit thí dụ ta có thể ghi kèm theo hàm

Z ở trên 1 trong 3 cách như sau: A=MSB hoặc C=LSB hoặc A=4 B=2 C=1

Rút gọn hàm logic : Để th c hiện một hàm logic bằng mạch điện tử người ta luôn luôn nghĩ đến việc sử dụng lượng linh kiện ít nhất Mu n vậy hàm logic phải ở dạng

t i giản nên vấn đề rút gọn hàm logic là bước đ u tiên phải th c hiện trong quá trình thiết kế

- Có 3 phư ng pháp rút gọn hàm logic:

 Phư ng pháp đại s

 Phư ng pháp dùng bảng Karnaugh

 Phư ng pháp Quine Mc Cluskey

6.1 Đơn giản biểu thức logic bằng phương pháp đại số

(1)(2)(3)

- Qui tắc 1 : Nhờ các đẳng thức trên nhóm các s hạng lại

Ví dụ : Rút gọn biểu thức : BCABCABCDA B( BCD)

- Qui tắc 2 : Ta có thể thêm 1 s hạng đ có trong biểu thức logic vào biểu thức mà

không làm thay d i biểu thức

Ví dụ : Rút gọn biểu thức : ABCABCABCABCthêm ABC vào để được :

(ABCABC) (  ABCABC) (  ABCBC)

Theo (1) các nhóm trong dấu ngoặc rút gọn thành : BC +AC +AB

Vậy : ABCABCABCABC= BC + AC +AB

- Qui tắc 3 : Rút gọn biểu thức : ABBCAC Biểu thức không đ i nếu ta nh n một

s hạng trong biểu thức với 1

Ví dụ : (B+ B) :ABBCAC ABBCAC B( B).Triển khai s hạng cu i cùng

c a vế phải ta được : ABBCABCABC, thừa s chung : AB(1+C)+BC(1+A)= AB+BC

Tóm lại : AB+BC + AC = AB + BC

6.2 Rút gọn biểu thức logic bằng biểu đồ Karnaugh

- Bảng karnaugh có dạng hình ch nhật N biến có 2n ô mỗi ô tư ng ứng với một s hạng nh nhất Ví dụ n = 3 tư ng ứng với bảng 23 = 8 ô hình 4.31 n= 4 tư ng ứng bảng 24 = 16 ô hình Hình 4.28

- Giá trị các biến được xếp thứ t theo m vòng Ví dụ s sắp xếp c a AB và CD đều

Phư ng pháp c a bảng Karnaugh d a vào việc nhóm các t hợp kề nhau trên bảng để đ n giản biến có giá trị khác nhau trong các t hợp này

 Qui tắc gom nhóm

Các t hợp biến có trong hàm logic hiện diện trong bảng Karnaugh dưới dạng các s 1 trong các ô vậy việc gom thành nhóm các t hợp kề nhau được th c hiện theo qui tắc sau:

- Gom các s 1 kề nhau thành từng nhóm sao cho s nhóm càng ít càng t t Điều này

có nghĩa là s s hạng trong kết quả sẽ càng ít đi

- Tất cả các s 1 phải được gom thành nhóm và một s 1 có thể ở nhiều nhóm

- S 1 trong mỗi nhóm càng nhiều càng t t nhưng phải là bội c a 2k

(mỗi nhóm có thể có 1 2 4 8 s 1) Cứ mỗi nhóm chứa 2k s 1 thì t hợp biến

tư ng ứng với nhóm đó giảm đi k s hạng

- Kiểm tra để bảo đảm s nhóm gom được không thừa

Quy tắc rút gọn dùng biểu đồ K như sau:

Đưa các biến lên biểu đồ K sao cho hai ô kế cận phải khác nhau một biến Quan sát các biến chung và biến đ i khi đó ch gi lại biến chung

Nhóm hai ô kế cận hoặc hai ô đ i xứng ta sẽ b được một biến

Nhóm b n ô kế cận hoặc b n ô đ i xứng sẽ b được hai biến

Viết kết quả hàm rút gọn từ các nhóm đ gom được

Chú ý nếu hai ô kế cận theo đường chéo thì không thể rút gọn được

Ví dụ: Rút gọn biểu đồ K b n biến có dạng theo hình 4.32

Hình 4.32

Nhóm 2 ô s 1 đ u tiên ta được : ABD

Nhóm 2 ô s 1 đ u tiên ta được : BCD

Nhóm 2 ô s 1 đ u tiên ta được : BD

Ta được kết quả: Y ABCDBCDBD

Ví dụ: Đ i với bảng (H 4.33) ta có kết quả như sau:

Hình 4.33

- Hàm Y là hàm 4 biến A,B,C,D

+ Nhóm 1 chứa 2 s 1 ( k=1) như vậy nhóm 1 sẽ còn 3 biến theo hàng 2 s

1 này ở 2 ô ứng với AB v ABà biến A sẽ được đ n giản và theo cột thì 2 ô này ứng với t hợp C D Vì vậy kết quả ứng với nhóm 1 là : BC D

+ Nhóm 2 chứa 4 s 1 ( 4 = 22 k =2) như vậyb nhóm 2 sẽ còn 2 biến theo hàng

4 s 1 này ở 2 ô ứng với t hợpAB v A Bà biếnB sẽ đuộc đ n giản và theo cột thì 4 ô này ứng với t hợp CD và C D cho phép đ n giản biến D Vì vậy kết quả ứng với nhóm 2 là : AC

+ nhóm 3 chứa 4 s 1( 4 = 22, k =2), như vậy nhóm 2 sẽ còn 2 biến theo hàng 4 ô

s 1 này ở ô ứng với t hợp AB theo cột 4 s 1 này chiếm hết 4 cột nên 2 biến C và

D được đ n giản Vì vậy kết quả ứng với nhóm 3 là: AB

Và hàm Y rút gọn là : YBCDACAB

7 Giới thiệu một số IC số cơ bản:

Để sử dụng IC s có hiệu quả ngoài s đồ ch n và bảng trạng thái c a chúng ta nên biết qua một s thuật ng ch các thông s cho biết các đặc tính

c a IC

 Các đại lượng điện đặc trưng

- VCC : Điện thế nguồn (power supply): khoảng điện thế cho phép cấp cho

IC để hoạt động t t Thí dụ với IC s họ TTL VCC = 5±0,5 V họ CMOS VDD = 15V (Người ta thường dùng k hiệu VDD và VSS để ch nguồn và mass c a IC họ MOS)

- VIH (min): Điện thế ngõ vào mức cao (High level input voltage): Đ y là điện thế ngõ vào nh nhất còn được xem là mức 1

- VIL (max): Điện thế ngõ vào mức thấp (Low level input voltage): Điện thế ngõ vào lớn nhất còn được xem là mức 0

- VOH (min): Điện thế ngõ ra mức cao (High level output voltage): Điện thế

- IIL: Dòng điện ngõ vào mức thấp (Low level input current) : Dòng điện ra

kh i ngõ vào IC khi ngõ vào này ở mức thấp

- IOH : Dòng điện ngõ ra mức cao (High level output current): Dòng điện lớn nhất ngõ racó thể cấp cho tải khi nó ở mức cao

- IOL : Dòng điện ngõ ra mức thấp (Low level output current): Dòng điện lớn nhất ngõ ra có thể nhận khi ở mức thấp

- I CCH, ICCL : Dòng điện chạy qua IC khi ngõ ra l n lượt ở mức cao và thấp

 Theo bản chất linh kiện đƣợc sử dụng:

- IC sử dụng Transistor lưỡng c c:

RTL Resistor Transistor Logic (đ u vào mắc điện trở, đ u ra làTransistor)

 DTL Diode Transistor Logic (đ u vào mắc Diode, đ u ra là Transistor)

 TTL Transistor Transistor Logic (đ u vào mắc Transistor, đ u ra là Transistor)

 ECL Emitter Coupled Logic (Transistor ghép nhiều c c emitter)

- IC sử dụng Transistor truờng - FET (Field Effect Transistor)

 MOS Metal Oxide Semiconductor

 CMOS Complementary MOS

 Dải điện áp quy dịnh mức logic

Ví dụ: Với chuẩn TTL như hình 4.34 , ta có:

Hình 4.34

 Thời gian truyền: tín hiệu truyền từ đ u vào tới đ u ra c a mạch tích hợp

phải mất một khoảng thời gian nào đó Thời gian đó được đánh giá qua 2 thông

s :

- Thời gian trễ: là thời gian trễ thông tin c a đ u ra so với đ u vào

- Thời gian chuyển biến: là thời gian c n thiết để chuyển biến từ mức 0 lên mức1

và ngược lại

+Thời gian chuyển biến từ 0 đến1 còn gọi là thời gian thiết lập sườn dư ng +Thời gian chuyển biến từ 1 đến 0 còn gọi là thời gian thiết lập sườn m +Trong l thuyết: thời gian chuyển biến bằng 0

+Trong th c tế thời gian chuyển biến được đo bằng thời gian chuyển biến

từ 10% đến 90% giá trị biên độ c c đại

 Công suất tiêu thụ ở chế độ động:

 Kết cấu vỏ bọc bên ngoài IC, có 2 loại thông dụng:

- V tròn bằng kim loại s chân < 10

- V dẹt bằng g m chất dẻo có 3 loại, hình 4.35

+ IC một hàng ch n SIP (Single Inline Package) hay SIPP (Single In-line Pin Package)

+ IC có 2 hàng chân DIP (Dual Inline Package)

+ IC ch n dạng lưới PGA (Pin Grid Array): v vuông ch n xung

+ Về kiến thức: Trình bày được khái niệm mạch s và mạch tư ng t hiểu được s

khác nhau c a hệ th ng s m s và m BCD xác định được các biểu thức logic các

IC s

+ Về kỹ n ng: sử dụng thành thạo các dụng cụ đo để đo được các ch n tín hiệu điện áp ở ngõ vào – ra c a IC th c hiện các phép tính toán chuyển đ i gi a các m s với nhau

+ Về thái độ: Đảm bảo an toàn và vệ sinh công nghiệp

Phư ng pháp:

+ Về kiến thức: Được đánh giá bằng hình thức kiểm tra viết trắc nghiệm

+ Về kỹ n ng: Đánh giá kỹ n ng th c hành đo được các thông s trong mạch điện theo yêu c u c a bài Th c hiện việc chuyển đ i gi a các m s với nhau

+ N ng l c t ch và trách nhiệm: T m cẩn thận chính xác ng n nắp trong công việc

BÀI 02: FLIP –FLOP

Mã Bài: MĐ14-02 Giới thiệu:

Flip- Flop ( viết tắt là FF) là mạch dao động đa hài hai trạng thái bền được x y

d ng trên c sở các c ng logic và hoạt động theo một bảng trạng thái cho trước

Flipflop có thể được tạo nên từ mạch ch t (latch) Điểm khác biệt gi a một mạch

ch t và một FF là: FF chịu tác động c a xung Clock ( xung đồng hồ) còn mạch ch t thì không Người ta gọi tên các FF khác nhau bằng cách d a vào tên các ngõ vào d liệu c a chúng

Mục tiêu:

- Trình bày được cấu trúc nguyên tắc hoạt động c a các Flip - Flop

- Nêu được các ứng dụng c a các Flip - Flop trong kỹ thuật

- Lắp ráp sửa ch a đo kiểm được các các Flip - Flop đúng yêu c u kỹ thuật

- Rèn luyện tính tư duy tác phong công nghiệp

Nội dung

1 Flip - Flop R-S:

1.1 FF R-S sử dụng cổng NAND

Hình 5.1: Sơ đồ mạch và bảng trạng thái cổng NAND

- D a vào bảng trạng thái c a c ng NAND ta có:

+ S=0, R= 1  Q=1 Khi Q=1 hồi tiếp về c ng NAND 2 nên c ng NAND 2 có 2 ngõ vào bằng 1, vậy Q= 0

+ S=0, R= 1  Q=1 Khi Q=1 hồi tiếp về c ng NAND 1 nên c ng NAND 1 có 2 ngõ vào bằng 1, vậy Q= 0

+ S= R =0 Q = Q =1 đ y là trạng thái cấm

+ S= R =1, Giả sử trạng thái trước đó có Q =1 Q = 0  hồi tiếp về c ng NAND

1 nên c ng NAND 1 có một ngõ vào bằng 0 vậy Q = 1  FF R-S gi nguyên trạng thái c Như vậy gọi là FF không đồng bộ bởi vì ch c n một trong hai ngõ vào S hay

R thay đ i thì ngõ ra c ng thay đ i theo Về mặt kí hiệu các FF R-S không đồng bộ được kí hiệu như hình 5.2:

Hình 5.2 : a> R,S tác động mức 1 – b> R,S tác động mức 0

1.2 Mạch FF R-S sử dụng cổng NOR, hình 5.3

Hình 5.3: FF R-S không đồng bộ sử dụng cổng NOR và bảng trạng thái

- D a vào bảng trạng thái c a c ng NOR ta có:

+ S=0, R= 1  Q = 0 Khi Q=0 hồi tiếp về c ng NOR 2 nên c ng NOR 2 có 2 ngõ vào bằng 0  Q= 1 Vậy Q= 0 và Q= 1

+ S=0, R= 1  Q= 0 Khi Q= 0 hồi tiếp về c ng NOR 1 nên c ng NOR 1 có 2 ngõ vào bằng 0  Q= 1 Vậy Q= 1và Q= 0

+ Giả sử trạng thái trước đó có S =0 R = 1  Q =0, Q = 1

 Nếu tín hiệu ngõ vào thay đ i thành : S = 0 R = 0 ( R chuyển từ 1→ 0 ) ta có :

 S =0 và Q = 0  Q= 1

 R = 0 và Q= 1 Q = 0  FF R-S gi nguyên trạng thái trước đó

+ Giả sử trạng thái trước đó có S = 1 R = 0  Q = 1, Q = 0

 Nếu tín hiệu ngõ vào thay đ i thành : R = 0 S = 0 ( S chuyển từ 1 → 0 ) ta có :

Hình 5.4b : Ký hiệu và bảng trạng thái của FF R-S tác động theo xung lệnh

- CK = 0: c ng NAND 3 và 4 khóa không cho d liệu đưa vào vì c ng NAND 3

và 4 đều có ít nhất một ngõ vào CK = 0  S= R =1  Q = Q: FF R-S gi nguyên trạng thái c

- CK =1: c ng NAND 3 và 4 mở Ngõ ra Q sẽ thay đ i tùy thuộc vào trạng thái

Hình 5.5: Sơ đồ logic và ký hiệu FF R-S của mức 0

 Định nghĩa xung Clock và các tác động của xung Clock

Theo trên ta thấy các ngõ ra c a FF ch thay đ i khi C = 1 Tuy nhiên s thay

đ i ở ngõ vào là liên tục thì không thể xác định trạng thái ngõ ra tại thời điểm bất kỳ

Để tránh điều này này lệnh C được thay bằng các xung điện tu n t theo thời gian và mỗi khi xuất hiện một xung ngõ ra c a các FF thay đ i trạng thái một l n

Các xung điện như vậy gọi là xung nhịp hay xung đồng hồ k hiệu là CK Xung Clock thường là một chuỗi xung hình ch nhật hoặc sóng hình vuông Xung Clock được ph n ph i đến tất cả các bộ phận c a hệ th ng Và h u hết ngõ ra c a hệ th ng

ch thay đ i trạng thái khi có một xung Clock th c hiện một bước chuyển tiếp

Tùy thuộc vào mức tích c c c a tín hiệu đồng bộ Ck chúng ta có các loại tín hiệu điều khiển như hình 5.6

+ Ck điều khiển theo mức 1

+ Ck điều khiển theo mức 0

+ Ck điều khiển theo sườn lên (sườn trước)

+ Ck điều khiển theo sườn xu ng (sườn sau)

Hình 5.6: Các loại tín hiệu điều khiển của C k

Dạng sóng của ngõ ra Q theo ngõ vào T khi có xung CK tác động nhƣ hình 5.9 :

Hình 5.9

 Giải thích hoạt động của FF – T theo tác động của xung CK:

Giả sử trạng thái ban đ u T = 0, Q = 0

Tại cạnh lên c a xung CK l n thứ nhất xuất hiện T = 0 vì thế Q = 0

Tại cạnh lên c a xung CK l n thứ hai xuất hiện T = 1 vì thế ngõ ra Q c a FF bị lật trạng thái trước đó tức là Q = 1

Tại cạnh lên c a xung CK l n thứ ba xuất hiện T = 0 thì ngõ ra c a FF gi nguyên trạng thái trước đó tức là Q = 1.Tư ng t tại các cạnh lên kế tiếp c a xung CK ngõ ra

Q thay đ i theo ngõ vào T như bảng trạng thái trên

5 Flip - Flop D

Flip – Flop D được x y d ng trên FF – RS hoặc FF – JK bằng cách thêm vào

c ng đảo và được kết n i như hình 5.10 :

Hình 5.10

Bảng trạng thái:

Dạng sóng của ngõ ra Q theo ngõ vào D khi có xung CK tác động hình 5.11:

Hình 5.11

 Giả sử trạng thái ban đ u D = 0 Q = 1

- Tại cạnh lên c a xung CK l n thứ nhất xuất hiện D = 0 vì thế Q = 0

- Tại cạnh lên c a xung CK l n thứ hai xuất hiện D = 1 vì thế Q = 1

- Tại cạnh lên c a xung CK l n thứ ba xuất hiện D = 0 vì thế Q = 0

- Tư ng t tại các cạnh lên kế tiếp c a xung CK ngõ ra Q thay đ i theo ngõ vào D

6 Flip - Flop M-S ( Master – Slaver):

Đ i với phư ng pháp này khi xung Ck tồn tại mức logic 1 d liệu sẽ được nhập vào FF còn khi Ck tồn tại mức logic 0 thì d liệu chứa trong FF được xuất

ra ngoài

Cấu tạo gồm hai FF: một FF th c hiện chức n ng ch (Master) và một FF th c hiện chức nang tớ (Slaver)

Hoạt động d a theo chức n ng chính – phụ như hình 5.12

+ Ck = 1 : FF2 mở d liệu được nhập vào FF2 qua c ng đảo Ck =0 ( FF1khóa nên gi nguyên trạng thai c trức đó)

+ Ck = 0 : FF2 khóa nên gi nguyên trạng thai c trức đó qua c ng đảo

Ck =1 ( FF1 mở d liệu được xuất ra ngoài)

Chú : tín hiệu Ck có thể được tạo ra từ mạch dao động đa hài không trạng thái bền

Hình 5.12

7 Flip - Flop với ngõ vào Preset và Clear

Tính chất c a FF là có trạng thái ngõ ra bất kỳ khi mở máy Trong nhiều trường hợp có thể đặt trước ngõ ra Q=1 hoặc Q = 0 Vì vậy để xác lập trạng thái ban đ u c a các FF người ta thêm vào FF với các ngõ vào Preset (đặt trước Q=1) và ngõ vào Clear ( xóa Q = 0) mạch có dạng ( hình 5.13: ) và hình 5.14a,b là k hiệu c a FF RS có ngõ vào Preset và Clear tác động ở mức cao và mức thấp

0 0 Tác động theo ngõ vào Tác động theo ngõ ra

Giải thích nguyên lý hoạt động:

Khi PRE = 0 và CLR = 0 thì PRE CLR không tác dụng (mỗi c ng NAND có

một ngõ vào là 1) tức là FF tác động theo ngõ vào

Khi PRE = 0 và CLR = 1 khi đó PRE không tác dụng còn CLR tác dụng Q= 1

và Q = 0 bất chấp điều kiện ngõ vào

Khi PRE = 1 và CLR = 0 khi đó PRE tác dụng còn CLR không tác dụng Q= 1 và

Q = 0 bất chấp điều kiện ngõ vào

Khi PRE = 1 và CLR = 1 là trạng thái cấm vì không thể đặt trước và xóa đồng thời Tại một thời điểm không thể tác động cả PRE và CLR

8 Tính toán, lắp ráp một số mạch ứng dụng cơ bản

Cho hệ tu n t có 1 ngõ vào X và 2 ngõ ra Z1, Z2 Hệ có 4 trạng thái A B C và

D có giản đồ trạng thái như hình sau Với phép gán trạng thái (m hóa trạng thái) A: Q1Q2 = 10, B: Q1Q2 = 00, C: Q1Q2 = 01 và D: Q1Q2 = 11 H y thiết kế hệ bằng FF- JK và c ng logic hoặc FF-D Biết rằng khi xung clock vào có cạnh xu ng hệ

Bài tập:

Bài 1: Để x y d ng một flipflop mới XY như hình sau (b qua ch n SET và CLR)

a) Tìm phư ng trình đặc trưng c a flipflop XY

b) Suy ra bảng giá trị c a flipflop XY

Bài 2: Xác định ngõ ra c a mạch logic có nh ng ngõ vào như hình sau

Bài 3: Cho mạch logic như hình vẽ xác định t n s ngõ ra c a mạch hình sau

Bài 4: Xác định ngõ ra c a RS-FF có nh ng ngõ vào như hình sau

 YÊU CẦU VỀ ĐÁNH GIÁ KẾT QUẢ HỌC TẬP BÀI 2

Nội dung:

+ Về kiến thức: Trình bày được khái niệm và ph n biệt s khác nhau gi a các

họ c a Flip flop (FF) hiểu được các bảng ch n trị ( bảng s thật) c a mỗi FF

+ Về kỹ n ng: sử dụng thành thạo các dụng cụ đo để đo được các ch n tín hiệu điện áp ở ngõ vào – ra c a IC lắp ráp một s mạch c bản

+ N ng l c t ch và trách nhiệm: Đảm bảo an toàn và vệ sinh công nghiệp Phư ng pháp:

+ Về kiến thức: Được đánh giá bằng hình thức kiểm tra viết trắc nghiệm

+ Về kỹ n ng: Đánh giá kỹ n ng th c hành đo được các thông s trong mạch điện theo yêu c u c a bài lắp ráp một s mạch c bản

+ N ng l c t ch và trách nhiệm: T m cẩn thận chính xác ng n nắp trong công việc