Tài liệu BÀI GIẢNG TÓM TẮT MÔN: ĐIỆN TỬ I pdf

Các tham số cơ bản của Transistor.Các tham số cơ bản của Transistor.Các tham số cơ bản của Transistor.. Mạch phân cực cho Transistor:Mạch phân cực cho Transistor:Mạch phân cực cho Transi

BÀI GIẢNG TÓM TẮT MÔN:

Người soạn: TS Phạm Hồng Liên

Giáo trình chính: Mạch Điện Tử 1 – Lê Tiến Thường, ĐHBK – Tp.HCM

Chương 1: Diode bán dẫn.

Chương 1: Diode bán dẫn

I.I.I.I Diode chỉnh lưu:Diode chỉnh lưu:Diode chỉnh lưu:

1111 Quan hệ giữa điện áp và dòng điện của Diode (H2 Quan hệ giữa điện áp và dòng điện của Diode (H2 Quan hệ giữa điện áp và dòng điện của Diode (H2 1): 1): 1):

0

iD : Dòng điện trong Diode (A)

VD : Hiệu điện thế ở hai đầu Diode (V)

I0 : Dòng điện bão hòa ngược (A)

q : Điện tích electron 1,6.10-19 J/V

K : Hằng số Bolzman 1,38.10-23 J/0K

N : Hằng số có giá trị trong khoảng (1÷2) phụ thuộc vào loại bán dẫn Gọi điện thế nhiệt:

T

D 0

VexpI1nV

VexpI

i

nVr

D

T C D

T

+

Đặc tuyến Volt-Ampere của Diode trên (H2-2)

Kiểu mẫu mạch tương đương của Diode trên (H2-3a,b,c)

Phương trình đường tải một chiều của Diode (DCLL)

1 D D

V = + (1-5)

Phương trình đường tải xoay chiều của Diode (ACLL)

vs =vd +id(R1//RL) (1-6)

Từ (1-5) và (1-6) trên hệ tọa độ tổng quát ta có:

vD =vd +VDQ & iD =id+IDQ (1-7)

Với:

VD và iD là thành phần tức thời của điện áp và dòng điện

VDQ và IDQ là các giá trị một chiều của điện áp và dòng điện

vd và id là các giá trị xoay chiều của điện áp và dòng điện

Vậy phương trình đường tải xoay chiều ACLL trong hệ tọa độ tổng quát sẽ là:

vD −VDQ =−(R1//RL)(iD −IDQ)+vs (1-8)

3333 Chỉnh lưu điện áp xoay chiều:

a- Chỉnh lưu bán sóng: (H2-6)

Điện áp đầu vào: vs =vmaxsinωt

Điện áp trung bình DC trên tải:

π

=+π

L S

L max DC

VRR

RV

b- Chỉnh lưu toàn sóng: (H2-8a,b,c)

Điện áp trung bình Dc trên tải:

π

= Lmax

DC

V2

4444 Mạch lọc: (H2 Mạch lọc: (H2 (H2 9a,b) 9a,b)

Khi có tụ C mắc song song với RL trong các mạch chỉnh lưu ta có quan hệ giữa điện áp trung bình trên tải với biên độ điện áp đầu vào và điện trở RL và tụ điện C như sau:

L

L DC

max

1CfR4

CfR4fC4

IV

Điện áp ra gần gấp đôi điện áp vào

II

II Diode ổn áp Zener:Diode ổn áp Zener:Diode ổn áp Zener:

1111 Các tham số cơ bản của diode Zener Các tham số cơ bản của diode Zener Các tham số cơ bản của diode Zener:::: (H3 (H3 (H3 1) 1) 1)

Điện áp ổn định VZ khi dòng điện qua zener thay đổi trong khoảng Izmin ÷

Izmax Thực tế zmin Izmax

Z Z

Z Z Z

Z Z

r

RI

VdV

dIV/dV

I/dI

2222 Mạch ổn áp dùng Diode Zener: Mạch ổn áp dùng Diode Zener: Mạch ổn áp dùng Diode Zener: (H3 (H3 (H3 2) 2) 2)

Mạch trên hình 3-2 luôn thỏa mãn hệ phương trình:

L Z R

VRIV

II

Trong đó chỉ có VZ ≈ const, còn các đại lượng khác có thể biến đổi nhưng phải thỏa mãn điều kiện:

 IZmin khi ILmax và VSmin

 IZmax khi ILmin và VSmax

Từ (1-16) và (1-17) tùy từng trường hợp cụ thể mà ta có thể suy ra các hệ phương trình khác nhau

Ví dụ nếu Ri = const thì ta có hệ phương trình:

(VSmin – VZ)(ILmin + IZmax) = (VSmax – VZ)(ILmax ± IZmin) (1-18)

Ví dụ nếu Ri =const và RL = const nghĩa là IL = const thì ta có hệ phương trình:

VSmin = (IZmin + IL)Ri + VZ = IminRi + VZ (1-19)

VSmax = (IZmax + IL)Ri + VZ = ImaxRi + VZ (1-20) Chú ý vì VL = VZ ≈ const nên khi IL thay đổi ta có:

max L

Z min

Z max

V

Chương II: Transistor hai lớp tiếp giáp (BJT)

Chương II: Transistor hai lớp tiếp giáp (BJT)

ở chế độ tín hiệu lớn ở chế độ tín hiệu lớn ở chế độ tín hiệu lớn

I.I.I.I Các tham số cơ bản của Transistor.Các tham số cơ bản của Transistor.Các tham số cơ bản của Transistor (H2 (H2 (H2 1)1)1)

+ Hệ số truyền đạt dòng điện phát khi mắc Base chung

Thông thường α = 0,95 ÷ 0,99, lý tưởng α = 1

+ Hệ số truyền đạt dòng điện khi mắc Emitter chung:

α

−

α

=β

1 (vài chục ÷ vài trăm lần)

+ Dòng điện ra ở cực Collector:

II Mạch phân cực cho Transistor:Mạch phân cực cho Transistor:Mạch phân cực cho Transistor:

1111 Mạch phân cực Collector:

Ta có phương trình tải một chiều:

RE

ICQ

+VCC

RC

CQ

CEQ CC

E

VVR

RE

V)3,01,0(I

VV

2222 Mạch phân cực Base:

a- Mạch định dòng Base:

Ta có: RbIBQ + VBE + IEQRE = VCC (2-8)

VBE là điện áp mở của Transistor, còn ký hiệu là Vγ

như H2-2 chương 1 VBESi ≈ 0,7v và VBEGe ≈ 0,2v Ngày nay chủ yếu dùng Transistor Silic nên từ (2-8) ta có :

1

RR

V1

RR

7,0VI

b E

CC b

E

CC EQ

+β+

≈+β+

−

= vì VCC >>0,7v (2-9)

Phương pháp này ít được dùng do dòng IBQ phụ thuộc nhiều vào nhiệt độ Phương pháp này chỉ được dùng đối với mạch mắc Collector chung để nâng cao trở kháng vào

b- Mạch định áp Base: (H2-3)

Ta có: CC

2 1

1

RR

RV

+

2 1

2 1

RRR

+

BB CC

CC b

CC BB b

VRV

V1

1RR

VR

Phương trình tải DC: VCC = VCEQ + ICQ(RC + RE) (2-14) Áp dụng định luật KII ta có: ΣVkín = 0, suy ra:

BB E EQ BE BQ

⇒

β++

7,0VI

I

b E

BB EQ

Thay vào (2-14) ta tính được VCEQ

Thông thường khi thiết kế ta thường chọn RE >> (1-α)Rb để ổn định dòng IEQ

Vì vậy nếu chưa biết Rb ta thường chọn:

b E RE

10

1R)1(10

1

Phương pháp phân cực Base này hay được dùng nhất

c- Mạch định dòng Emitter:

Áp dụng định luật KII ΣVkín = 0 ta có:

7,0VI

b E

EE EQ

+β+

Phương trình tải DC trong trường hợp này sẽ là:

VCC + VEE = VCEQ + ICQ(RC + RE) (2-20) Phương pháp phân cực Base này chỉ được dùng khi mạch yêu cầu chất lượng cao như mạch khuếch đại vi sai, mạch khuếch đại thuật toán (KĐTT) vì nó phải tốn thêm một nguồn cung cấp

III

III Giải tích mạch TransistGiải tích mạch TransistGiải tích mạch Transistor bằng đồ thị:or bằng đồ thị:or bằng đồ thị:

1111 Bộ khuếch đại mắc Emitter chung:

Ta có thể chia thành 4 loại mạch cơ bản như sau:

a- Không có CE, không có CC: (H2-3)

Bộ khuếch đại có thể được thiết kế ở chế độ tối ưu (sóng ra tốt nhất) hoặc ở chế độ bất kỳ

Chế độ tối ưu:

Chế độ tối ưu: Thiết kế sao cho sóng ra lớn nhất và không bị méo (Icmmax

hoặc VLmax), thường chưa biết các điện trở phân cực R1, R2

Từ đồ thị (H3-2), ta thấy sóng ra sẽ lớn nhất khi:

AC DC

CC Ư

CQT max

VI

VI

E C

CC TƯ

Chế độbất kỳ:

Chế độbất kỳ: Thường cho trước R1, R2 hoặc VCEQ hoặc ICQ Áp dụng các công thức (2-10, 11, 14, 16) sẽ xác định được (ICQ, VCEQ)

Nếu ICQ < ICQTƯ thì Icm = ICQ

Nếu ICQ > ICQTƯ thì Icm = iCQmax – ICQ

b- Có CE, không có CC (Tụ Bypass Emitter) (H2-5)

Chế độ t

Chế độ tối ưu:ối ưu:ối ưu:

RDC = RC + RE và RAC = RC thay vào (2-21) ta được:

E C

CC AC

DC

CC TƯ

CQ max cm

RR2

VR

R

VI

I

+

=+

=

C E

CC E

C

C CC AC

TƯ CQ TƯ CEQ max

cm

R

R2

VR

R2

RVR

IV

V

+

=+

=

=

Chế độ bất kỳ:

Chế độ bất kỳ: được tính toán theo các công thức (2-10, 11, 14, 16) và đặc tuyến tải AC được vẽ như sau:

AC CQ

R

1I

Cho VCEQ = 0 ⇒

AC

CEQ CQ

max

VI

Cho iC = 0 ⇒ vCEmax = VCEQ + ICQRAC (2-29) Phương trình (2-28) và (2-29) để xác định iCmax và vCEmax trong các trường hợp điểm tĩnh Q bất kỳ

CC

RR

V+

c- Không có CE, có CC:

Chế độ tối ưu:

Chế độ tối ưu:

E C

L C

L C E

RRRR

++

=

Thay vào (2-21) ta được:

L C

L C E C

CC TƯ

CQ max Cm

RR

RRR2R

VI

I

+++

=

AC TƯ CQ TƯ CE max

L C

L C E C

CC L

C

C max

Cm L C

C max

Lm

RR

RRR2R

VR

R

RI

RR

RI

++++

=+

L C

L C E C

CC L

C

L C L max Lm max Lm

RR

RRR2R

VR

R

RRRIV

++++

C

RR

RI

L C

L C

RRR

thay vao (2-21) ta được:

L C

L C E C

CC TƯ

CQ max Cm

RR

RRRR

VI

I

+++

=

L C

L C

L C

L C E C

CC TƯ

CEQ max

Cm

RR

RRRR

RRRR

VV

V

+

×+++

=

L C

L C E C

CC L

C

C max

Cm L C

C max

Lm

RR

RRRR

VR

R

RI

RR

RI

+++

×+

=+

L C

L C E C

CC L

C

L C L max Lm max Lm

RR

RRRR

VR

R

RRRIV

++++

=

Chế độ bất kỳ xác định như trên

So sánh 4 trường hợp trên ta nhận thấy tác dụng của các tụ CE và CC là làm tăng biên độ dòng điện ra và điện áp ra (so sánh các công thức (2-21), (2-25), (2-30) và (2-36))

e- Tính toán công suất:

 Công suất nguồn cung cấp:

 Công suất trung bình tiêu tán trên tải:

L

2 Lm L

2 Lm

V2

1PI2

2 max Cm max

2

1RI2

IRIRR(P

AC

2 CQ E C CC

P

=

Ở chế độ lớp A hiệu suất cực đại ηmax =25%

 Hệ số phẩm chất: 2

P

P

max L

max

2222 Bộ Bộ Bộ khuếch đại mắc Collector chung: khuếch đại mắc Collector chung: khuếch đại mắc Collector chung:

 Chế độ tối ưu:Chế độ tối ưu:Chế độ tối ưu:

Trong cả 3 hình nếu không có CC ta có:

E C

L E

L E C AC

RR

RRRR

++

=

thay vào công thức (2-21), (2-22) ta sẽ có:

L E

L E E C

CC TƯ

CQ max Em

RR

RRRR2

VI

I

+++

×+++

=

=

L E

L E C L E

L E E C

CC AC

TƯ CQ TƯ

RRRRR

RRRR2

VR

Trong cả 3 hình nếu có CC ta có:

E C

L E

L E

RRR

+

=thay vào công thức (2-21), (2-22) ta sẽ có:

L E

L E E C

CC TƯ

CQ max Em

RR

RRRR

VI

I

+++

×+++

=

=

L E

L E

L E

L E E C

CC AC

TƯ CQ TƯ

RRR

R

RRRR

VR

I

Ta luôn có:

max Cm L E

E max

RR

RI

+

L E

L E max Cm L max Lm max

RRI

RIV

3333 Bộ khuếch đại mắc Base chung:Bộ khuếch đại mắc Base chung:Bộ khuếch đại mắc Base chung:

 Chế độ tối ưu:

C

R =

L C

L C

RRR

+

=Thay vào (2-21), (2-22) ta được:

Vi

+-

L C

L C C

CC TƯ

CQ max Cm

RR

RRR

VI

I

++

×++

=

=

=

L C

L C

L C

L C C

CC AC

TƯ CQ TƯ CEQ max

RRR

R

RRR

VR

IV

max Cm L C

C max

RR

RI

+

L max Lm max

 Chế độ bất kỳ: được tính trực tiếp từ mạch

Chương III:

Chương III: Ổn định phân cực cho Transistor BJT Ổn định phân cực cho Transistor BJT Ổn định phân cực cho Transistor BJT

Chương này nhằm nghiên cứu sự dịch chuyển điểm Q theo ICBO, VBE khi thay đổi nhiệt độ và theo β khi bị lão hóa Coi gần đúng các đại lượng VCC, VBB không thay đổi

Nếu sự thay đổi ICBO, VBE và β là nhỏ thì biến xét ICQ sẽ là hàm tuyến tính theo các biến khác

Thừa số ổn định dòng điện:

E

b CBO

CQ

R1I

CQ

1V

=β

E b 1

1 CQ CQ

R1R

RRI

∆+

=

E 2 b

E b 1

1 CQ BE E

CBO E

b

R1R

RRI

VR

1I

Chương IV Thiết kế và phân tích tín hiệu nhỏ tần số thấp Chương IV Thiết kế và phân tích tín hiệu nhỏ tần số thấp

I Các thông số Hybrid:Các thông số Hybrid:Các thông số Hybrid:

Trở kháng vào khi ngắn mạch tải: i v 0

vh

2 1

1 i

=

=

Độ lợi điện áp ngược khi hở mạch nguồn: v i 0

vh

1 2

1 r

=

=

Độ lợi dòng điện thuận khi ngắn mạch tải: i v 0

ih

2 1

2 f

=

=

Tổng dẫn ngõ ra khi hở mạch nguồn: v i 0

ih

1 2

2 o

=

=

Ứng với các cách mắc khác nhau EC, BC hay CC mà chữ thứ hai được chỉ định Ví dụ: hie, hib, hic,

II Cách mắc Emitter chung:Cách mắc Emitter chung:Cách mắc Emitter chung:

Trở kháng vào khi ngắn mạch tải:

EQ

T fe

Vmh

Trong đó: - VT =25mV ở 3000K (270C) (4-2)

- m = 1 ÷ 2 phụ thuộc vào chất bán dẫn Ví dụ BJT Silic có m = 1,4 khi đó:

EQ

T fe

Vh,

1

* Đối với H4-1a, có mạch tương đương rút gọn H4-4, ta có:

Hệ số khuếch đại dòng điện:

b ie

fe ie

b

b fe i

b b

L i

L i

R

h1

hh

R

Rhi

ii

ii

iA

+

−

=+

−

=

=

Nếu hie << Rb ta có Aimax = -hfe (4-5)

ie b

ie b

hR

hR

* Đối với H4-5, có mạch tương đương H4-6 ta có:

Hệ số khuếch đại dòng điện:

b i

ie L

C

C fe ie b i

b i fe L C

C i

b b

L i

L

i

R//

r

h1

1R

R

RhhR//

r

R//

rh

RR

Ri

ii

ii

i

A

++

−

=+

−

=

=

Nếu RC >> RL & Rb//ri >> hie ta có: Aimax = -hfe (4-9)

Trở kháng vào: Z =i ri//Rb//hie (4-10)

* Đối với H4-17 ta có:

Hệ số khuếch đại dòng điện:

(i b) ie ( fe) E

b i fe

R C

C i

b b

L i

L

R//

rh

R

Ri

ii

ii

iA

Trở kháng vào: Zi = ri// Rb// [ hie+ ( 1 + hfe) RE] (4-13)

Sơ đồ EC hay được dùng nhất do có Ai, Av lớn

III Cách mắc Base chung:

Từ mạch H4-9, H4-10, và H4-11 các tham số của cách mắc Base chung (BC) có thể đưa về các tham số của cách mắc Emitter chung (EC) như sau:

Trở kháng vào khi ngắn mạch tải:

fe

ie

ib 1 h

hh+

Tổng dẫn ra khi hở mạch nguồn:

oe

hh

+

Như vậy để tính các tham số của sơ đồ B.C chỉ cần biết các tham số của

sơ đồ E.C Vì hfb ≤ 1 nên sơ đồ B.C ít được dùng ở phạm vi tần số thấp, nhưng được dùng rất nhiều ở phạm vi tần số cao để giảm ảnh hưởng của các điện dung ký sinh

IV Cách mắc Collector chung:Cách mắc Collector chung:Cách mắc Collector chung:

b b

E i

E

VV

ii

VV

V

E fe b

E (1 h )Ri

V

+

E fe ie

b

b

R)h1(h

1V

i

++

' b '

b i

i ' b i i

b

Rr

RR

r

VRV

1V

V

+

=+

Thay (4-23, 24, 26) vào (2-22) ta được:

' b i

' b E fe ie

E fe i

E

RR)h1(h

R)h1(V

VA

++

' b i ib i

E

E

R//

rh0Vi

VZ

++

Chương V:

Chương V: Transistor hiệu ứng trường Transistor hiệu ứng trường Transistor hiệu ứng trường

I Lý thuyết hoạt động của JFET:Lý thuyết hoạt động của JFET:Lý thuyết hoạt động của JFET:

VDS: điện áp giữa cực máng và cực nguồn

Vpo: điện thế nghẽn được tra trên đồ thị

VGS: điện áp giữa cực cổng và cực nguồn

Điện thế đánh thủng Breakdown là một hàm của điện áp GS:

GS DSS

Trong đó BVDSS là điện thế Breakdown ứng với VGS = 0

Tại vùng bão hòa, dòng diện máng được tính gần đúng:

=

2 po

GS po

GS po

V2V

V31I

II Lý thuyết hoạt động của IGFET:Lý thuyết hoạt động của IGFET:Lý thuyết hoạt động của IGFET:

Điện áp giữa cực máng và cực nguồn:

2 po

DS po

V1I

III Giải tích đồ thị và phân cực:Giải tích đồ thị và phân cực:Giải tích đồ thị và phân cực:

1111 Phân cực JFET: Phân cực JFET: Phân cực JFET:

Phương trình tải DC (DCLL): VDD = VDS + ID(Rd + RS) (5-11)

Do IG ≈ 0 nên mạch tự phân cực: VGS = -IDRS (5-12)

2222 Phân cực JGFET: H5-14 Phân cực JGFET:

Phương trình tải DC (DCLL): VDD = VDS + ID(Rd + RS) (5-13) Định nghĩa nguồn áp cung cấp cho cực cổng là:

DD

2 1

1

RR

RV

1 S

D GG

RR

RR

IV

GG GSQ

VV

Các giá trị cho bởi phương trình (5-17, 18, 19) sẽ xác định điểm tĩnh Q và cực tiểu hóa sự phụ thuộc vào nhiệt độ của tĩnh điểm

IV Giải tích tín hiệu lớn, sự sái dạng:Giải tích tín hiệu lớn, sự sái dạng:Giải tích tín hiệu lớn, sự sái dạng:

Đối với IGJET:

2

po

GS po

V1I

Đưa tín hiệu AC vào cực cổng:

Thay (5-21) vào (5-20) ta được:

4

4 34

4 214444

444

1444

44

4

0 po

im po

nhất bậc hài phần Thành

0 po

im po

GSQ po

DC bình trung phần

Thành

2

po im 2

ItcosV

VV

V1I2V

V2

1V

GSQ po

V1I

Khi Vim << VGSQ + Vpo thì sự dịch chuyển của dòng DC có thể bỏ qua

Hệ số méo hài bậc 2:

20

Vlog20V

V14V

Vlog20

po GSQ po im

po GS

D

V1V

I2QV

i

L m gs

ds

V

V)FET(

Điện trở máng nguồn:

DQ D

DS

1Qi

1) Bộ khuếch đại cực nguồn chung: H5-17 Bộ khuếch đại cực nguồn chung:

Trở kháng vào nhìn từ nguồn: Zi = R3 + (R1//R2) (5-30) Trở kháng ra nhìn từ tải: Zo = Rd//rds (5-31)

L m 2

1 3 i o

L m i

gs gs

L i

L

R//

RR

r1

1Z

//

RgV

VV

VV

Hệ số khuếch đại điện áp:

1R

V

VA

S g

S ' V

+µ

2 S

1

RR

R11

01

R

VR

V

−

Hệ số khuếch đại điện áp: A’1 ≈ 1 (5-39)

Trở kháng ra:

1

Rg

11

Rr

m

d ds o

+µ+

≈+µ

+

Trở kháng ra từ H5-8 là: Zo = rds + RS(µ + 1) (5-41) 3) Mạch khuếch đại cực cổng chungMạch khuếch đại cực cổng chungMạch khuếch đại cực cổng chung:::: H5-9

Trở kháng vào:

1

Rri

V

i

sg sg

+µ

RV

VA

d ds i

d i

d V

+µ

++

=

Chương VI: Mạch Transisrtor ghép liên tầng

Chương VI: Mạch Transisrtor ghép liên tầng

' 1

' 1 2

ie

' 2

' 2 1 fe L

2 C

2 C 2 fe i

1 1

2 2

L i

L

Rh

R

R

hR

R

R

hi

ii

ii

ii

i

với R’b1 = ri//Rb1 và R’b2 = Rc1//Rb2

Trở kháng vào: Zi = ri//Rb1//hie1 (6-2)

Nếu trong H1-1 không có CE1 và CE2 thì:

' 1

' 1 2

E 2 fe 2 ìe

' 2

' 2 1 fe L

2 C

2 C 2 fe

RR

hhR

RhR

R

Rh

Zi = ri//Rb1//[hie1 + (1 + hfe1)RE1] (6-5)

Zo = Rc2

b) Tầng E.C-C.C hình bài tập 6-3

Độ lợi dòng điện:

1 L

2 E 2 fe 2 ie 2 1 C

2 1 C L

2 E

2 E 2 fe

i

1 1

L L

L i

L

i

hR

RR

//

RhhR//

R

R//

RR

R

Rh

i

ii

'i'i

ii

2 fe

2 1 C 2 ib 2 E

R//

Rh//

1 L

2 E 2 fe 2 ie 2 1 C

2 1 C L

2

E

2 E 2

fe

i

1 1

L L

L i

L

i

RhhR

RR

//

RhhR//

R

R//

RR

R

Rh

i

ii

'i'i

ii

=

2 fe

2 1 C 2 ib 2 E

R//

Rh//

EE 2 EQ 1

EQ

h

RR2

7,0VI

ii

−

=

fe

b ib E

1 L

C

C C

h

RhR2

RR

−

=

fe

b ib

b L

C

C d

h

Rh2

RR

RR