1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

BÁO CÁO BÀI TẬP LỚN ĐỀ TÀI THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ĐẠT ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 2.4 GHZ

15 31 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 15
Dung lượng 4,14 MB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

Yêu cầu Thiết kế mạch khuếch đại công suất với: - Hoạt động tại tần số 2.4 GHz - Thiết kế để mạch được độ lợi lớn nhất - Các mạch PHTK sẽ được thiết kế cho tất cả các trường hợp sử dụng

Trang 1

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN – ĐIỆN TỬ

BỘ MÔN VIỄN THÔNG _*** _

BÁO CÁO BÀI TẬP LỚN

ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT

ĐẠT ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 2.4 GHZ

GVHD: Đặng Ngọc Hạnh NHÓM: 5

SINH VIÊN:

Phan Đình Đạt – 1811890

Đỗ Đình Hòa – 1812313

TP HCM, THÁNG 05 NĂM 2022

Trang 2

MỤC LỤC

1 Tính toán và thiết kế 4

1.1 Yêu cầu 4

1.2 Thông số transitor 4

1.3 Mô hình mạch khuếch đại 6

1.4 Lý thuyết và tính toán 7

2 Kết luận 15

Trang 3

DANH MỤC HÌNH

Hình 1.1 Transistor BFP196W 4

Hình 1.2 Mạch phân cực cho BJT 5

Hình 1.4 Mô hình mạch khuếc đại 6

Hình 1.5 Mô phỏng ma trận S và độ lợi cực đại 6

Hình 1.6 Tham số tính toán 8

Hình 1.7 Đặc tuyến Gamma S và Gamma L 9

Hình 1.8 Sơ đồ mạch sau hiệu chỉnh ZS và ZL 10

Hình 1.9 Ma trận S và các thông số sau hiệu chỉnh ZS và ZL 10

Hình 1.10 Mô phỏng ZS và ZL theo Smith_Chart 11

Hình 1.11 Phối hợp trở kháng ZL 12

Hình 1.12 Phối hợp trở kháng ZS 13

Hình 1.13 Sơ đồ mạch phối hợp trở kháng có độ lợi cao nhất 14

Hình 1.14 Ma trận S và các thông số khác khi PHTK 14

Hình 1.15 Kết quả ngõ vào và ngõ ra mạch khuếch đại 15

Trang 4

ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ĐẠT ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 2.4 GHZ (BFP196W)

1 Tính toán và thiết kế

1.1 Yêu cầu

Thiết kế mạch khuếch đại công suất với:

- Hoạt động tại tần số 2.4 GHz

- Thiết kế để mạch được độ lợi lớn nhất

- Các mạch PHTK sẽ được thiết kế cho tất cả các trường hợp sử dụng phần tử tập trung LC

- Đánh giá tính tuyến tính của mạch qua các thông số: P_1dB, IIP3

1.2 Thông số transitor

Hình 1.1 Transistor BFP196W

Trang 5

- Tìm điểm phân cực tĩnh cho BJT là IBB và VCE:

Hình 1.2 Mạch phân cực cho BJT

Tiến hành mô phỏng : VCE 0 ⇒ 12V step 0.1 , IBB 20 μA ⇒ 100 μA step 10 μA

Hình 1.3 Điểm làm việc của BJT BFP196W

- Điểm m1 là điểm làm việc của BJT BFP196W trong vùng tuyến tính có:

Trang 6

VCE = 3V, IBB = 60 μA và Ic = 4 mA.

1.3 Mô hình mạch khuếch đại

Hình 1.4 Mô hình mạch khuếc đại

Hình 1.5 Mô phỏng ma trận S và độ lợi cực đại

- Kết quả mô phỏng: tìm được ma trận S và độ lợi cực đại mà mạch mang lại:

Trang 7

1.4 Lý thuyết và tính toán

- Kết quả mô phỏng cho thấy ma trận S, S Max và tính ổn định của mạch ở tần số 2.4 GHz + Ma trận S: S11= -1.858 , S22 =- 16.607, S21=3.546, S22=-8.743 Độ lợi cực đại max_gain(S)

= 9.245

+ S21 là tỉ số công suất giữa 2 cổng 2 và 1 bằng 3.546 , chưa đạt giá trị tối đa là 9.635 Nên ta sẽ hiệu chỉnh 1 số linh kiện để mạch đạt độ lợi lớn nhất

- Để thiết kế mạch phối hợp trở kháng để được công suất lớn nhất thì độ lợi tổng

cộng của mạch khuếch đại sẽ được tính như sau: GT = GSG0GL trong đó GS, G0,

GL được định nghĩa như hình bên dưới và G0 = |𝑆21|2

- GT được tính như sau :

- Để G Max thì ta cần phối hợp trở kháng như sau :

- Trong đó:

Trang 8

- Ta thiết lập các công thức như sau :

Hình 1.6 Tham số tính toán

- Ta thu được 2 đặc tuyến Gamma S và Gamma L:

Trang 9

Hình 1.7 Đặc tuyến Gamma S và Gamma L

- Tiếp tục mô phỏng theo Gamma Sn và Gamma L:

- Dựa vào ZL và ZS tìm được từ mô phỏng Smith_Chart ta căn chỉnh lại thông số

mạch:

Trang 10

Hình 1.8 Sơ đồ mạch sau hiệu chỉnh ZS và ZL

- Kết quả thu được sau khi mô phỏng:

Hình 1.9 Ma trận S và các thông số sau hiệu chỉnh ZS và ZL

Trang 11

Hình 1.10 Mô phỏng ZS và ZL theo Smith_Chart

- Thiết kế mạch phối hợp trở kháng để đưa ZL về 50 Ohm mà đội lợi không đổi bằng cách dùng tool Smith_Chart trong ADS:

Trang 12

Hình 1.11 Phối hợp trở kháng ZL

Trang 13

Hình 1.12 Phối hợp trở kháng ZS

- Sau khi có được thông số mạch phối hợp trở kháng ta thêm các phần tử cần thiết vào mạch

Trang 14

Hình 1.13 Sơ đồ mạch phối hợp trở kháng có độ lợi cao nhất

- Kết quả mô phỏng:

Hình 1.14 Ma trận S và các thông số khác khi PHTK

Trang 15

Hình 1.15 Kết quả ngõ vào và ngõ ra mạch khuếch đại

Ta thấy S21 = 9.244 xấp xỉ đạt cực đại, đạt được yêu cầu

2 Kết luận

- Dựa vào quá trình thiết kế mạch phối hợp trở kháng tại tần số 2.4 GHz, ta thấy độ lợi tối đa của 1 mạch khuếch đại đạt được phụ thuộc nhiều vào L và C kế cả giá trị và vị trí

- Bài tập lớn giúp nhóm nắm rõ từng bước cũng như cách phối hợp trở kháng tại ngõ vào và ngõ ra, cách sử dụng Smith_Chart để thiết kế phối hợp trở kháng

- Các tool của ADS dùng thiết mạch kế mạch rất tốt

Ngày đăng: 16/06/2022, 05:32

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

🧩 Sản phẩm bạn có thể quan tâm

w