Sử dụng mux thiết kế mạch tạo và kiểm tra chẵn cho chuỗi dữ liệu 4 bit

BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

🙢🕮🙠

ĐỒ ÁN MÔN KỸ THUẬT XUNG SỐ

TÊN ĐỀ TÀI : SỬ DỤNG BỘ MUX THIẾT KẾ MẠCH TẠO

VÀ KIỂM TRA CHẴN CHO CHUỖI DỮ LIỆU 4 BIT

Giáo viên hướng dẫn : GV NGUYỄN THỊ THU HÀ

Sinh viên thực hiện : Nguyễn Phi Long 2018600323

Đoàn Thị Ngọc Anh 2018600241 Nguyễn Duy Khương 2018600316

Hà Nội,2021

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Họ và tên sinh viên :

1 Đoàn Thị Ngọc Anh Mã sinh viên: 2018600241

2 Nguyễn Duy Khương Mã sinh viên: 2018600316

3 Nguyễn Phi Long Mã sinh viên: 2018600323

Lớp: 20202FE6021001 Khoá: 13

Giảng viên hướng dẫn: Nguyễn Thị Thu Hà

Tên đề tài:

NỘI DUNG THỰC HIỆN

2 Phân tích lựa chọn ý tưởng tốt nhất và khả thi L1.2; L1.3

3 Tính toán thiết kế, xây dựng và phân tích mô

I Yêu cầu thực hiện:

1 Phần thuyết minh:

* Trình bày đầy đủ các nội dung đồ án, bao gồm:

- Chương 1 Tổng quan (Nêu cơ sở lựa chọn đề tài đồ án, ứng dụng trong thực tiễn …);

- Chương 2 Tính toán, thiết kế mô phỏng;

- Chương 3 Chế tạo, lắp ráp, thử nghiệm và hiệu chỉnh;

2 Quyển báo cáo Theo quyết định 815/QĐ-ĐHCN 01

3 Phạm vi lựa chọn đề tài

- Đề tài thuộc lĩnh vực điện tử trong phạm vi kỹ thuật xung số

- Vật tư, trang thiết bị: dụng cụ cầm tay, vật liệu (theo đề tài của các nhóm), linh kiện điện tử cơ bản…

- Đảm bảo an toàn lao động

Ngày giao: 13/04/2021 Ngày hoàn thành: 15/05/2021

Hà Nội, ngày 13 tháng 04 năm 2021

Nguyễn Thị Thu Hà

MỤC LỤC Chương I Tổng quan 1

1.1 Tổng quan về kiểm tra chẵn lẻ của một chuỗi dữ liệu 1

1.2 Mục đích nghiên cứu 1

1.3 Đối tượng nghiên cứu 1

1.4 Phạm vi đề tài 2

1.5 Ý nghĩa thực tiễn 2

Chương II Tính toán, thiết kế mô phỏng 3

2.1 Nguyên lý hoạt động của bit chẵn lẻ 3

2.2 Bộ ghép kênh (MUX) 5

Định nghĩa 5

Một số vi mạch MUX thường dùng 6

2.3 Thiết kế mạch logic đáp ứng yêu cầu đề tài 8

Phân tích yêu cầu 8

Lập bảng chân lý 8

Xây dựng hàm logic 9

Sơ đồ logic 10

Bộ điều khiển và hiển thị trạng thái 10

2.3 Thiết kế mạch nguyên lí và mô phỏng hệ thống 11

Mạch nguyên lí 11

Mô phỏng 11

Chương III Chế tạo, lắp ráp, thử nghiệm và hiệu chỉnh 14

3.1 Chế tạo mạch in PCB 14

Thiết kế mạch in trên Altium 14

Mạch in PCB 14

3.2 Lắp ráp linh kiện 15

Bảng liệt kê các linh kiện cần dùng 15

Lắp ráp linh kiện 15

3.2 Thử nghiệm hệ thống 16

3.3 Đánh giá hệ thống 16

DANH MỤC HÌNH ẢNH

Hình 2 1 Mạch nguyên lý 11

Hình 2 2 Chuỗi dữ liệu 0000 11

Hình 2 3 Chuỗi dữ liệu 1011 12

Hình 2 4 Chuỗi dữ liệu 1111 12

Hình 3 1 Thiết kế mạch trên Altium 14

Hình 3 2 Mạch in PCB 14

Hình 3 3 Mạch lắp ráp linh kiện 15

Hình 3 4 Chuỗi dữ liệu 0111 16

Hình 3 5 Chuỗi dữ liệu 1000 16

Hình 3 6 Chuỗi dữ liệu 1100 16

Hình 3 7 Chuỗi dữ liệu 0000 16

CHƯƠNG I TỔNG QUAN

1.1 Tổng quan về kiểm tra chẵn lẻ của một chuỗi dữ liệu

Việc truyền một dữ liệu trong một môi trường từ điểm này đến điểm khác,

ví dụ như truyền dữ liệu giữa hai máy tính trong một mạng, luôn tiềm ẩn nhiều yếu tố làm dữ liệu truyền bị sai Cơ chế phát hiện lỗi dữ liệu là không thể thiếu đối với các giao thức có độ tin cậy cao

Phương pháp chung để kiểm tra lỗi là thêm các bit kiểm tra kèm theo dữ liệu được truyền theo một quy tắc đã được quy định trước Bộ truyền dữ liệu sẽ tạo ra các bit kiểm tra từ giá trị dữ liệu cần truyền và gắn nó với dữ liệu cần truyền Bộ phận sẽ nhận dữ liệu và tính toán lại các bit kiểm tra để so sánh với các bit kiểm tra mà nó nhận được Nếu hai kết quả khác nhau thì đây là một lỗi

Một phương pháp kiểm tra đơn giản đó chính là sử dụng parity bit Parity bit

là phương pháp sử dụng 1 bit để kiểm tra số bit “1” hoặc “0” của chuỗi dữ liệu là

“even” (chẵn) hoặc “odd” (lẻ).Phương pháp kiểm tra parity đơn giản nhưng độ tin cậy kém nên được ứng dụng cho các giao thức có tốc độ truyền dữ liệu chậm hoặc số lượng bit dữ liệu cần kiểm tra ít ví dụ như giao thức UART

1.3 Đối tượng nghiên cứu

Quy trình thiết kế của mạch tổ hợp

Phần mềm mô phỏng Proteus

Phần mềm vẽ mạch in Altium

Cấu tạo, cách hoạt động của các vi mạch tổ hợp

Các linh kiện điện tử cơ bản

Quy trình chế tạo mạch in PCB thủ công

Kĩ năng khoan, hàn mạch điện tử

1.4 Phạm vi đề tài

Đề tài thuộc lĩnh vực điện tử trong phạm vi kỹ thuật xung số

Vật tư, trang thiết bị: dụng cụ cầm tay, mạch in PCB, linh kiện điện tử căn bản

Đảm bảo an toàn lao động

1.5 Ý nghĩa thực tiễn

Nắm bắt phương pháp thiết kế mạch tổ hợp

Thực hành quy trình chế tạo mạch in PCB

Nâng cao kĩ năng khoan và hàn mạch điện tử

Hiểu rõ chức năng của phương pháp kiểm tra chẵn lẻ trong việc truyền dữ liệu

n

Xo

Xe

CHƯƠNG II TÍNH TOÁN, THIẾT KẾ MÔ PHỎNG

2.1 Nguyên lý hoạt động của bit chẵn lẻ

Bit parity được chèn thêm vào dữ liệu được truyền đi sao cho chữ số 1 trong chuỗi dữ liệu luôn là chẵn hoặc luôn là lẻ

Xo là giá trị bit thêm vào để hệ là hệ lẻ

Xe là giá trị bit thêm vào để hệ là hệ chẵn

Ví dụ về mạch tạo bit chẵn lẻ với n=3:

• Gọi 3 bit của dữ liệu là d1, d2, d3

số 1 trong chuỗi dữ liệu và cả bit parity

dữ liệu 8 bit sau:

• Chuỗi dữ liệu 8 bit cần gửi: 01001100

• Tạo parity bit chẵn:

• Kiểm tra parity trường hợp nhận đúng dữ liệu:

• Kiểm tra parity trường hợp dữ liệu sai 1 bit:

Kiểm tra chẵn

01001100

Xe = 1

Fe = 0

Tạo bit chẵn

Kiểm tra chẵn

01001101

Xe = 1

Fe = 1 Tạo bit

chẵn lẻ

• Kiểm tra parity trường hợp dữ liệu sai 2 bit:

Từ ví dụ trên ta có thể thấy:

• Bit sai có thể là bit dữ liệu hoặc bit parity

• Chỉ phát hiện được lỗi nếu số bit sai là số lẻ

2.2 Bộ ghép kênh (MUX)

Định nghĩa

Bộ ghép kênh là mạch có 2n đầu vào biến, n đầu vào điều khiển, 1 đầu vào chọn mạch và một đầu ra Tùy theo giá trị của n đầu vào điều khiển mà đầu ra sẽ bằng một trong những giá trị ở đầu vào

Sơ đồ khối:

Nếu giá trị thập phận của n đầu vào điều khiển bằng j thì Y = Xj

Phương trình tín hiệu ra của MUX 2n – 1

𝑌 = 𝑋0(𝐴𝑛−1 𝐴𝑛−2… 𝐴0) + 𝑋1(𝐴𝑛−1 𝐴𝑛−2… 𝐴1 𝐴0) + ⋯

+ 𝑋2𝑛 −1(𝐴𝑛−1𝐴𝑛−2… 𝐴1𝐴0)

Kiểm tra chẵn

Xe = 1

01000111

Fe = 1

Một số vi mạch MUX thường dùng

Vi mạch chọn kênh 8–1 74LS151:

• Sơ đồ kết nối:

• Bảng chân lý:

Đầu vào điều khiển Strobe

2.3 Thiết kế mạch logic đáp ứng yêu cầu đề tài

Phân tích yêu cầu

Đề tài yêu cầu: Sử dụng bộ MUX thiết kế mạch tạo và kiểm tra lẻ cho chuỗi

dữ liệu 4 bit

Mạch tạo bit chẵn: bao gồm 4 đầu vào S0, S1, S3, S4 và 1 đầu ra Xe có phương trình logic sau:

𝑋𝑒 = 𝑆3⊕ 𝑆2⊕ 𝑆1⊕ 𝑆0Mạch kiểm tra chẵn: bao gồm 5 đầu vào G3, G2, G1, G0 và bit chẵn Xe và 1 đầu ra Fe có phương trình logic sau:

𝐹𝑒 = 𝑑𝑛⊕ 𝑑𝑛−1⊕ … ⊕ 𝑑1⊕ 𝑋 Như 2 phân tích trên ta xác định được việc cần phải sử dụng bộ MUX để làm hàm logic tương tự với cổng logic XOR

Sơ đồ logic

 Chọn S 0 , S 1, S 2 làm phần tử điều khiển, từ bảng chân lý ta được mạch MUX:

Bộ điều khiển và hiển thị trạng thái

Sử dụng công tắc 2 vị trí để điều khiển mức logic của các đầu vào Sn và Gn

Để hiển thị trạng thái trực quan nhất ta sử dụng LED vàng 5mm có dòng tối

đa 20mA Chọn trở phù hợp cho LED này với điện áp cung cấp 4 – 5V là 220Ω

MUX 8-1

D0 D1 D2 D3 D4 D5 D6 D7

f

S 3

E

2.3 Thiết kế mạch nguyên lí và mô phỏng hệ thống

Chuỗi dữ liệu là 1011, Số lượng bit 1 lẻ thì đầu ra bằng 1:

Chuỗi dữ liệu là 1111, Số lượng bit 1 chẵn thì đầu ra bằng 0:

Hình 2 3 Chuỗi dữ liệu 1011

Hình 2 4 Chuỗi dữ liệu 1111

Liên hệ thực tế:

Các mạch xử lí điều khiển hay truyền dữ liệu thường có sẵn khối tạo kiểm

và thậm chỉ có thể sửa lỗi luôn Còn khi dùng mạch rời thì IC 74180 và họ của nó

là thông dụng nhất

Đây là IC tạo kiểm 8 bit từ D0 đến D7, bit parity có thể dùng là chẵn hay lẻ 2 ngõ

ra là EVEN (chẵn ra) và ODD (lẻ ra) 2 ngõ PE (chẵn vào) và PO (lẻ vào) dùng

trong trường hợp cần nối chồng nhiều IC để có mạch tạo kiểm nhiều bit hơn Cách

nối sẽ là đưa từ ngõ ra chẵn và ngõ ra lẻ tới ngõ vào chẵn và vào lẻ 2 ngõ vào lẻ

và vào chẵn cũng như 2 ngõ ra lẻ và ra chẵn phải không được bằng nhau khi kiểm

parity Khi ngõ vào parity nào không dùng thì phải nối mức thấp

CHƯƠNG III CHẾ TẠO, LẮP RÁP, THỬ NGHIỆM VÀ HIỆU

3.2 Lắp ráp linh kiện

Bảng liệt kê các linh kiện cần dùng

3.2 Thử nghiệm hệ thống

3.3 Đánh giá hệ thống

Sản phẩm đáp ứng đúng yêu cầu đề tài

Mạch gia công chưa đủ thẩm mĩ cao, một số đường đi dây trên mạch bị đứt

do kĩ thuật in kém, phải đi thêm dây đồng

Chưa thiết kế được mạch nguồn ổn định