Tài liệu Kỹ thuật số - Chương 5 Mạch tuần tự (Sequential Circuits) ppt

thuộc trạng thái của ngõ vào ở thời điểm đó mà còn phụ thuộc vào trạng thái của mạch ở thời điểm trước đó... có khả năng lưu trữ thông tin nhị phân bên trong còn gọi là biến trạng thái c

Kỹ Thuật Số

Chương 5 Mạch tuần tự (Sequential Circuits)

 Biểu diễn trạng thái

thuộc trạng thái của ngõ vào ở thời điểm đó mà còn phụ thuộc vào trạng thái của mạch ở thời điểm trước đó

Đặc điểm:

với nhau thành một vòng hồi tiếp

có khả năng lưu trữ thông tin nhị phân bên trong còn gọi là biến trạng thái của mạch tuần tự

Sơ đồ khối của mạch tuần tự:

Flop trong mạch được đồng bộ bằng một xung nhịp hay còn gọi là xung clock

Phân loại:

ở thời điểm trước đó

Các phương pháp mô tả mạch tuần tự:

hệ giữa các biến trạng thái vào, biến trạng thái trong và biến trạng thái ra thông qua hàm ra F và hàm chuyển đổi trạng thái G

Ví dụ: Cho mạch tuần tự có hai trạng thái vào là X1 và X2, hai trạng thái ra Z1 và Z2, hai trạng thái trong Y1 và Y2 với các hàm ra :

F(X1, Y1) = Z2 F(X1, Y2) = Z2F(X2, Y1) = Z1 F(X2, Y2) = Z1

Và các hàm chuyển đổi trạng thái:

G(X1, Y1) = Y2G(X2, Y2) = Y1G(X1, Y2) = Y2G(X2, Y1) = Y1

Các phương pháp mô tả mạch tuần tự:

trạng thái trong và trạng thái ra theo đúng quy luật hoạt động của mạch

Ví dụ: Lập bảng trạng thái mô tả mạch tuần tự cho ví dụ trên:

Các phương pháp mô tả mạch tuần tự:

trạng thái trong, trạng thái vào, trạng thái ra và quy luật chuyển đổi giữa chúng

- Graph Mealy: Tín hiệu ra phụ thuộc cả trạng thái vào và trạng

trình tự dãy các tín hiệu vào và dãy các trạng thái ra theo thời gian

Các phương pháp mô tả mạch tuần tự:

 Q, : Các ngõ ra thuận và đảo

lập ở trạng thái Q=1 mà không phụ thuộc các ngõ vào khác

lập ở trạng thái Q=0 mà không phụ thuộc các ngõ vào khác

Sơ đồ khối chung:

Phần tử cơ bản của mạch tuần tự là Flip-Flop (FF)

thời điểm tác động của tín hiệu ra theo tín hiệu vào mà ta cĩ FF kích bằng mức (mức cao, mức thấp) hoặc kích bằng cạnh xung (cạnh lên, cạnh xuống)

FF kích bằng FF kích bằng FF kích bằng FF kích bằng

mức cao mức thấp cạnh lên cạnh xuống

Sơ đồ khối chung:

: Cạnh lên (Sườn lên) : Cạnh xuống (Sườn xuống) Clock

CLK

Flip-Flop loại D (D-FF, Delay):

Flip-Flop loại D (D-FF, Delay):

Flip-Flop loại D (D-FF, Delay):

Flip-Flop loại T (T-FF, Toggle):

Flip-Flop loại T (T-FF, Toggle):

Flip-Flop loại T (T-FF, Toggle):

1 T = 0

T = 0

T = 1

T = 1 0

CK

T

Q

Flip-Flop loại SR (SR-FF, Set-Reset):

Flip-Flop loại SR (SR-FF, Set-Reset):

Flip-Flop loại SR (SR-FF, Set-Reset):

Flip-Flop loại SR (SR-FF, Set-Reset):

Nhận xét:

với D-FF

Flip-Flop loại JK (JK-FF):

chạy đua Hiện tượng này có thể dẫn đến việc chuyển đổi sai trạng thái Để khắc phục hiện tượng chạy đua người ta thường dùng FF loại chủ-tớ để cách ly dữ liệu vào với dữ liệu ra FF chủ-tớ gồm FF-Master mắc ở ngõ vào và FF-Slave mắc ở ngõ ra

FF-Slave không hoạt động và ngược lại Trong 1 chu kỳ xung CK,

dữ liệu được đưa vào FF-Master trong nửa chu kỳ đầu khi FF này hoạt động Ở nửa chu kỳ sau, dữ liệu ở ngõ ra FF-Master được đưa vào FF-Slave để đến ngõ ra

Flip-Flop loại chủ-tớ (Master-Slave):

được gọi là một thanh ghi

hạn như 1 byte dữ liệu bên trong máy tính

Thanh ghi (Register):

Thanh ghi (Register):

Thanh ghi (Register):

74LS175

9 1

4 5 12 13

3 6 11 14

2 7 10 15 CLK

CLR

D1 D2 D3 D4

Q1 Q2 Q3 Q4

Q1 Q2 Q3 Q4

74LS273

3 4 7 8 13 14 17 18 11 1

2 5 6 9 12 15 16 19

D1 D2 D3 D4 D5 D6 D7 D8 CLK CLR

Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8

nhau tạo thành Với những cách kết hợp khác nhau ta sẽ có được các bộ đếm hoạt động khác nhau

Phân loại bộ đếm:

bất đồng bộ (hay bộ đếm tuần tự, bộ đếm nối tiếp) và bộ đếm đồng

bộ (hay bộ đếm song song)

đếm lên), bộ đếm nghịch (hay bộ đếm xuống) và bộ đếm thuận

nghịch (bộ đếm lên xuống)

Sự chuyển đổi trạng thái của FF trước sẽ gây ra sự chuyển đổi

trạng thái của FF sau

nối ngõ ra của FF trước đến CK của FF sau, bộ đếm xuống được tạo bằng cách nối Q của FF trước đến CK của FF sau

cách nối ngõ ra Q của FF trước đến CK của FF sau, bộ đếm xuống được tạo bằng cách nối của FF trước đến CK của FF sau

Bộ đếm bất đồng bộ (tuần tự/nối tiếp):

theo kiểu nối tiếp, n bit ngõ ra

kích khởi cạnh xuống

000

001 010

111

110

100

011 101

40

tạo MOD mong muốn:

của các FF có mức logic 1 tới mạch xóa, ngõ ra mạch xóa nối đến tất cả ngõ xóa CLR của các FF

của các FF có mức logic 1 tới mạch ghi, ngõ ra mạch ghi nối đến tất cả ngõ lập PRE của các FF

1001 1000

0111

0110

Bộ đếm đồng bộ (Bộ đếm song song):

chuyển đổi trạng thái ở cùng một thời điểm

-Tính số lượng FF cần sử dụng: 2n-1<M<2n (n: số FF; M: MOD)

Bảng trạng thái bao gồm trạng thái hiện tại, trạng thái kế tiếp và các ngõ vào FF Ở cột trạng thái hiện tại ghi tất cả tổ hợp nhị phân

có thể có, trạng thái kế tiếp được xác định từ trạng thái hiện tại tương ứng và từ graph trạng thái của bộ đếm Từ đó suy ra giá trị ngõ vào FF dựa vào bảng kích thích Suy ra các hàm ngõ vào FF theo các biến là trạng thái hiện tại

Bộ đếm đồng bộ (Bộ đếm song song):

Bộ đếm đồng bộ (Bộ đếm song song):

không sử dụng và được xem như là trạng thái cấm, có 2 cách xử lý:

có thể tự kích hoặc không, do đó khi thiết kế mạch phải định trạng thái ban đầu cho mạch

 Coi trạng thái kế tiếp là một trạng thái bất kỳ trong vòng đếm Với cách này bộ đếm luôn có khả năng tự kích

011 101

Bộ đếm đồng bộ (Bộ đếm song song):

14 13 12 11 15 1

7 10 9

A B C D CLK

QA QB QC QD RCO CLR

ENP ENT LOAD

74161

3 4 5 6 2

14 13 12 11 15 1

7 10 9

A B C D CLK

QA QB QC QD RCO CLR

ENP ENT LOAD

74163

3 4 5 6 2

14 13 12 11 15 1

7 10 9

A B C D CLK

QA QB QC QD RCO CLR

ENP ENT LOAD

3 6 7

CLKA CLKB QAQB

QC QD R01

R02 R91

14

9 8 6

7

CLKA CLKB

QA QB QC QD R01

3

CLKA CLKB

QA QB QC QD R01

R02

Thanh ghi dịch n bit là thanh ghi n bit có khả năng dịch dữ liệu lưu trữ bên trong qua một vị trí bên phải hoặc bên trái khi có xung nhịp CK

 Thanh ghi dịch vào nối tiếp – ra nối tiếp (SISO):

60

61

62

4 bit, vì dữ liệu lưu trữ trong thanh ghi có thể dịch trái hoặc dịch phải tùy thuộc giá trị của hai chân điều khiển S1S0.

74166 7

13 1

6

2 3 4 5 10 11 12 14

9 15 CLK

Q7 SDI

CLKINH

D0 D1 D2 D3 D4 D5 D6 D7

CLR

2 7

11

9 10 1

15 14 13 12

3 4 5 6

SR SL

CLK

S0 S1 CLR

QA QB QC QD

A B C D