HỌC PHẦN ĐIỆN TỬ SỐ BÀI THỰC HÀNH SỐ 1 CÁC PHẦN TỬ LOGIC TỔ HỢP

II.Mục đích: Nghiên cứu các chức năng của các phần tử logic cơ bản họ TTL thông qua việc thử nghiệm các bảng trạng thái của chúng Phương pháp thực hiện làm mạch logic tổ hợp từ cac phần

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

KHOA ĐIỆN TỬ

-BÁO CÁO BÀI THỰC HÀNH SỐ 1 HỌC PHẦN ĐIỆN TỬ SỐ - FE6002 Chủ đề: ………

GVHD: ……… ……… …

NHÓM THỰC HIỆN: ……….…

Thành viên nhóm: 1 ……… MSV: ……….

2 ……… MSV: ……….

3 ……… MSV: ……….

MÃ LỚP: ……… ……….

Hà nội ……/……

BÀI THỰC HÀNH SỐ 1:

CÁC PHẦN TỬ LOGIC TỔ HỢP

I Thông tin chung

Họ và tên sinh viên :

1 ……….………… MSV ……….………

2 ……….………… MSV ……….………

3 ……….………… MSV ……….………

Nhóm: ……… Lớp: ……….………

II.Mục đích:

Nghiên cứu các chức năng của các phần tử logic cơ bản họ TTL thông qua việc thử nghiệm các bảng trạng thái của chúng

Phương pháp thực hiện làm mạch logic tổ hợp từ cac phần tử logic cơ bản

III.Yêu Cầu

1 Được trang bị đầy đủ các kiến thức cơ bản về đại số Boole, các quy tắc tối thiểu hóa hàm Boole

2 Nắm vững cách bố trí chân và cấu trúc một số IC cơ thông dụng

3 Biết quy trình thiết kế các mạch hợp kênh và phân kênh

4 Vẽ sơ đồ trước ki thực hành

VI.Nội dung thực hành

A Khảo sát mạch logic tổ hợp

1.1.Khảo sát IC cổng logic đơn giản

-IC 7400:Tên đầy đủ là: 74LS00 Quad 2-input NAND Gate Đây là IC 4

cổng NAND 2 ngõ vào

Bảng trạng thái Sơ đồ chân IC7400

-IC 7402:Tên đầy dủ:

74LS02 Quad 2-input NOR Gate Đây là IC 4 cổng NOR 2 ngõ vào

Bảng trạng thái Sơ đồ chân IC7402

-IC 7408: Tên đầy đủ là74LS08 Quad 2-input AND Gate Dây là IC 4 cổng AND

2 ngõ vào

Bảng trạng thái Sơ đồ chân IC7408

-IC 7432: Tên đầy đủ 74LS32 Quad 2-input OR Gate Đây là IC 4 cổng OR 2 ngõ

vào

Bảng trạng thái IC7432 Sơ đồ chân IC7432

1.2.Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit

1.2.1.Mạch cộng nhị phân 1 bit : mạch cộng toàn phần là mạch

cho phép thực hiện cộng 3 bit nhị phân A, B và C in (số dư của

phép tính trước) và xuất ra 2 số, tổng S và số dư Cout.

Bảng trạng thái

Từ bảng trạng thái có thể xây dựng được phương trình Logic cho Si và C như sau:

Đơn giản phương trình trên ta được

Phương trình cho C như sau

ta chọn các phần tử logic cơ bản sau:

+ 2 cổng XOR

+ 2 cổng OR

+ 2 Cổng AND

-Sơ đồ mạch cộng toàn phần:

Nhận xét kết quả:

1.2.2.Mạch trừ nhị phân 1 bit:

1.3.thiết kế, lắp ráp, khảo sát mạch phân kênh(DEMUX 1-4), mạch hợp kênh(MUX 4-1) sử dụng IC cổng logic cơ bản

1.3.1.Mạch phân kênh 2 ngõ vào

-Bảng trạng thái phương trình logic:

-Từ phương trình logic của mạch, ta phải chọn các phần tử Logic sau:

-2 Cổng AND

- 1 Cổng NOT-Các IC thực hiện trên: IC 74LS08 và IC 74LS10

-Sơ đồ nguyên lý của mạch trên :

1.3.2.Mạch hợp kênh 2 ngõ vào:

Phương trình logic Bảng trạng thái

Từ phương trình logic của mạch, ta phải chọn các phần tử sau

Sơ đồ nguyên lý của mạch dồn kênh:

mã(DECODER 2-4), mã hóa(ENCODER 4-2) sử dụng IC cổng logic cơ bản.1.4.1.Mạch giải mã DECODER 2-4

Sơ đồ nguyên lý của mạch giải mã (DECODER 2-4)

1.5 Khảo sát IC giải mã 7 đoạn

-Led 7 đoạn Anode chung:

-Led 7 đoạn kathode chung:

Phân tích kết quả thực hành:

-Một dạng mạch giải mã khác rất hay sử dụng trong hiển thị led 7 đoạn

đó là mạch giải mã BCD sang led 7 đoạn Mạch này phức tạp hơn nhiều

so với mạch giải mã BCD sang thập phân đã nói bởi vì mạch này phải cho ra tổ hợp có nhiều đường ra lên cao xuống thấp hơn(tùy loại đèn led anot chung hay loại kathode chung) để làm các đoạn led cần thiết sáng tạo nên các số hay các ký tự Led 7 đoạn trước hết hãy xem qua cấu trúc

và loại đèn led 7 thanh của 1 số loại đèn đc cấu tạo bởi 7 doạn led có chung anode hay kathode : đc sắp xếp thành hình số 8 ô vuông, ngoài ra còn có 1 led con đc đặt làm dấu phẩy thập phân cho số hiển thị, nó được điều khiển riêng biệt thông qua mạch giải mã Các chân ra của led được sắp xếp thành 2 hàng chân ở giữa mỗi hàng chân là A chung hay K

chung.

-Để đèn led hiển thị 1 số nào thì các thanh led tương ứng phải sáng lên,

do đó các thanh led phải được phân cực bởi các điện trở khoảng 180 đến 390(Ω) với ngồn cấp chuẩn thường là 5V IC giải mã sẽ có nghiệm vụ ) với ngồn cấp chuẩn thường là 5V IC giải mã sẽ có nghiệm vụ nối các chân a,b, ,g của led xuống mass hay lên nguồn (tùy A chung hay K chung)

-Khảo sát 74LS47: Với mạch giải mã trên ta có dùng 74LS47 Đây là IC giải mã đồng thời thưc trực tiếp led 7 thanh loại anode chung vì nó có các đường ra cực thu để hở và khả năng nhận dòng đủ lớn

Nhận ra các đường ra mạch giải mã tác động ở mức thấp (0) thì led tương ứng sáng

 Ngoài 10 số từ 0 đến 9 được giải mã, mạch cũng còn giải mã được

6 trạng thái khác ở đây ko dùng đến

 Để hoạt động giải mã xảy ra bình thường thì chân LT và chân

 Muốn xóa các số( tắt hết các led) thì kéo chân BI xuống thấp khi cần giải mã nhiều led 7 thanh ta cũng có thể ghép nhiều tầng IC, muốn xóa số 0 vô nghĩa ở trc thì nối chân RBI của tầng đầu xuống thấp, khi này chân ra RBO cũng xuống thấp và được nối với tầng sau nếu muốn xóa tiếp số 0 vô nghĩa của tầng đó

 Riêng tầng cuối cùng thì RBI để trống hay để mức cai để hiển thị

-Sơ đồ SR-FF sử dụng cổng NAND.

-Bảng trạng thái SR-FF

Nguyên lý mạch flip flop SR

Từ bảng sự thật trên, rõ ràng là bảng thực trị flip flop SR sẽ được thiết lập hoặc đặtlại cho bốn điều kiện

1 Đối với điều kiện cuối cùng, nó sẽ ở trạng thái không hợp lệ

2 SR Flip-flop sẽ được thiết lập khi S = 1 và R = 0, nếu S = 1 và R = 1 thìtrạng thái trước đó được ghi nhớ bởi flip flop

4 Nhưng khi cả hai đầu vào là số không, SR Flip flop sẽ ở trạng thái khôngchắc chắn, nơi cả Q và Q ‘sẽ giống nhau Điều này không được phép giống nhau

2.2, Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với Kđ = 4 sử

2.3 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với Kđ = 4 sử

-Mã hóa đồ hình:

thái:

-Tối thiểu hóa

-Sơ đồ logic :

2.5 Thiết kế, lắp ráp và khảo sát bộ đếm ngược, nhị phân, đồng bộ với Kđ = 8 sử

2.6 Thiết kế, lắp ráp và khảo sát bộ đếm thuận/nghịch, nhị phân, đồng bộ với Kđ

2.7 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nghịch nhị phân, đồng bộ với

Hà Nội, ngày tháng năm 20…

Giảng viên hướng dẫn Sinh viên thực hiện