Bài viết trình bày phương pháp thiết kế một bộ khuếch đại tạp âm thấp công nghệ MMIC hoạt động ở tần số trung tâm 10 GHz ứng dụng cho rađa. Bóng bán dẫn sử dụng là transistor hiệu ứng trường NP2500MS với công nghệ 0.25 µm AlGaN/ GaN HEMT của hãng WIN Semiconductor, Đài Loan.
Trang 1Nghiên cứu thiết kế bộ khuếch đại tạp âm thấp sử dụng công nghệ MMIC dùng cho ra đa băng X
Nguyễn Xuân Ngọc*, Nguyễn Huy Hoàng*, Lương Duy Mạnh*
*Khoa Vô tuyến điện tử Học Viện Kỹ thuật Quân sự Email: duymanhcs2@mta.edu.vn
Tóm tắt—Trong bài báo này, chúng tôi trình bày
phương pháp thiết kế một bộ khuếch đại tạp âm thấp
công nghệ MMIC hoạt động ở tần số trung tâm 10 GHz
ứng dụng cho rađa Bóng bán dẫn sử dụng là transistor
hiệu ứng trường NP2500MS với công nghệ 0.25 µm
AlGaN/ GaN HEMT của hãng WIN Semiconductor, Đài
Loan Mục tiêu thiết kế nhằm đạt được hệ số khuếch đại
(HSKĐ) tối thiểu là 25 dB và hệ số tạp âm nhỏ hơn 1 dB
Quy trình thiết kế được thực hiện trên phần mềm
Keysight ADS với mô hình, linh kiện MMIC do hãng
cung cấp Chỉ tiêu của bộ khuếch đại được đánh giá cả ở
mức độ tín hiệu nhỏ và tín hiệu lớn thông qua phân tích
lý thuyết và mô phỏng trên phần mềm
Từ khóa— LNA GaN HEMT, khuếch đại tạp âm thấp
cho rađa, LNA băng X rađa
I GIỚITHIỆU Các bộ khuếch đại tạp âm thấp (LNA) có nhiều ứng
dụng quan trọng trong các hệ thống thông tin vô tuyến
hiện nay như: thông tin vệ tinh, thông tin di động hay
rađa Các bộ thu trên đòi hỏi phải nhỏ gọn, tiếp nhận
thông tin nhanh và chính xác, đặc biệt là trong thời đại
công nghệ ngày nay thì yêu cầu đó càng trở thành quan
trọng hơn Tín hiệu thu là các tín hiệu vô tuyến, năng
lượng tín hiệu thu thường rất nhỏ, lan truyền trong môi
trường có nhiều tạp âm và nhiễu, tổn hao đường truyền
lớn Đặc biệt trong lĩnh vực rađa, tín hiệu đầu vào máy
thu rất nhỏ nên thường yêu cầu bộ LNA phải có HSKĐ
lớn, hệ số tạp âm nhỏ và phối hợp đầu vào, đầu ra tốt
cũng như cho khả năng tiêu thụ nguồn thấp Để thực
hiện được điều này thì các bộ LNA phải được chế tạo
dựa trên các công nghệ vật liệu bán dẫn thế hệ mới với
công nghệ chế tạo mạch cao tần kiểu mới Với sự ra đời
của công nghệ mạch tích hợp nguyên khối (MMIC), các
mạch điện cao tần thế hệ mới ngày nay có thể được chế
tạo với kích thước nhỏ gọn, cho công suất tiêu thụ thấp
và có độ tích hợp cao Để đáp ứng những yêu cầu ngày
càng cao đối với các bộ LNA như đã nêu, bài báo đề
xuất cách thiết kế một bộ LNA cho rađa băng X gồm 2 tầng khuếch đại [1], nhấn mạnh vào nâng cao hệ số khuếch đại, tối thiểu tạp âm, thuận tiện cho phối hợp trở kháng (PHTK) giữa 2 tầng và tổn hao đầu ra nhỏ Tuy nhiên do đặc điểm mô hình và linh kiện dùng thiết kế mạch đều do nhà sản xuất (NSX) cung cấp nên đối với các linh kiện thụ động như L và C thì NSX chỉ cung cấp rời rạc một số giá trị nhất định gây khó khăn cho quá trình PHTK, hơn nữa khi hoạt động ở tần số siêu cao thì việc bố trí các linh kiện, mạch phân áp cũng ảnh hưởng không nhỏ tới mạch PHTK nhất là các mạch PHTK phức tạp, nhiều phần tử Khảo sát 5 công trình đã công bố trước đây [2], [3], [4], [5] và [6] sử dụng sơ đồ ghép 2 hoặc 3 tầng khuếch đại, điểm chung ở đây là việc PHTK giữa các tầng đều phải sử dụng tụ ghép tầng Cp
để nối tầng, đây là phương pháp thông thường để cách ly
về mặt một chiều giữa các transistor, tuy nhiên việc gắn thêm tụ điện thường làm xê dịch phối hợp trở kháng giữa các tầng khuếch đại Kết quả Bảng 1 cũng cho thấy [3], [4] và [5] mặc dù sử dụng 3 tầng khuếch đại tuy nhiên hệ
số khuếch đại không cao hơn thậm chí còn thấp hơn so với việc sử dụng 2 tầng khuếch đại, công trình [2], [5] dải thông còn nhỏ hơn dải tần số hoạt động được công bố Trong phạm vi bài báo, nhóm nghiên cứu đề xuất việc mạch PHTK giữa 2 tầng khuếch đại không sử dụng tụ nối tầng Cp mà sử dụng đoạn đường truyền ghép (Coupled Line) [7], [8]; vừa đảm bảo cho quá trình thiết kế đơn giản, dễ hiệu chỉnh vừa đảm bảo thuận tiện cho việc cấp nguồn một chiều cho các transistor Mạch PHTK vào và
ra vẫn sử dụng các phần tử tập trung L và C như được thể hiện trong sơ đồ nguyên lý Phần còn lại của bài báo tập trung vào giải thích kết quả mô phỏng thu được trên linh kiện thực tế MMIC và so sánh kết quả thiết kế với một
số bài báo nước ngoài đã được phát hành
Trang 2II XÂYDỰNGSƠĐỒNGUYÊNLÝ
Hình 1 Sơ đồ nguyên lý toàn mạch trên phần tử lý tưởng
A Chọn sơ đồ và điểm làm việc tĩnh cho transistor
Từ phần này, nhóm đề tài sử dụng phương pháp phân
tích và chạy mô phỏng trên phần mềm Keysight ADS
[9], các chỉ tiêu bộ LNA dựa trên mô hình tín hiệu nhỏ
dựa trên việc khảo sát đặc tuyến tĩnh và đặc tuyến động
từ mô hình bóng bán dẫn do NSX cung cấp Đây là bóng
bán dẫn có dải tần hoạt động lên tới 50 GHz hoàn toàn
phù hợp để lựa chọn thiết kế bộ LNA theo yêu cầu Để
đảm bảo HSKĐ cao nhóm nghiên cứu sử dụng sơ đồ
ghép 2 tầng khuếch đại (Hình 1) Phương pháp thiết kế
với tầng thứ nhất là ưu tiên cho hệ số tạp âm nhỏ, HSKĐ
ở mức vừa phải; tầng thứ hai ưu tiên cho HSKĐ cao, tạp
âm ở mức cho phép để đảm bảo hệ số tạp âm toàn mạch
nhỏ hơn 1 dB Để bắt đầu quá trình thiết kế, trước tiên ta
xác định điểm làm việc tĩnh là điểm m1 và m2 trên Hình
2 Transistor thứ nhất được cấp điện áp cực máng là VDS1
=10 V, dòng tĩnh IDS1=38 mA (điểm m1) mục đích là
dòng IDS1 nhỏ để hệ số tạp âm nhỏ, với transistor thứ 2
chọn VDS2=10.5 V và IDS2 = 53 mA (điểm m2), cao hơn
tầng thứ nhất về cả VDS và IDS nhằm mục đích nâng cao
HSKĐ Như vậy với cách chọn điểm làm việc này công
suất tiêu thụ của bộ LNA Pdc = 0.94 W
B Thiết kế mạch PHTK vào và ra
Mạch PHTK vào và PHTK ra được thiết kế theo mạch
phối hợp chữ L được thực hiện trên các phần tử tập trung
Hình 2 Đặc tuyến ra của bóng GaN HEMT với các giá
trị VGS khác nhau
L và C, điểm khác là các linh kiện này không phải gắn ngoài mà được NSX cung cấp trong gói thiết kế nhằm tích hợp vào mạch thành một khối thống nhất Do đó giá trị của cuộn cảm L chỉ cố định ở một số giá trị nhất định nên cách thực hiện là chọn gần với giá trị lý tưởng nhất
và bù trừ bằng các đoạn đường truyền (TL) cho trường hợp L lý tưởng sai khác nhỏ với L MMIC, nếu giá trị sai khác lớn có thể thực hiện ghép song song hoặc nối tiếp nhiều cuộn cảm để được giá trị L tương đương gần nhất với lý tưởng Việc tính các giá trị của C cũng làm tương
tự, tuy nhiên NSX cho phép thay đổi giá trị của điện dung C được mịn hơn bằng việc thay đổi các kích thước dài (L) và rộng (W) của linh kiện Sơ đồ thực tế trên linh kiện MMIC của mạch PHTK vào và ra được thể hiện trong
Trang 3Hình 3 và 4 Các phần tử thụ động L, C, TL, ghép chữ T
và lỗ via nối đất đều là các linh kiện MMIC của NSX
Hình 3 Mạch PHTK vào trên linh kiện MMIC
Hình 4 Mạch PHTK ra trên linh kiện MMIC
C Thiết kế mạch PHTK giữa 2 transistor
Đối với mạch PHTK giữa 2 tầng khuếch đại vẫn được
thiết kể để đảm bảo trở kháng ra của tầng một ZR1 được
phối hợp với trở kháng vào tầng hai ZV2 nhằm đảm bảo
năng lượng siêu cao tần truyền từ tầng 1 sang tầng 2
không bị phản xạ ngược lại Ngoài ra, liên quan đến việc
cấp nguồn VDS1 cho transistor 1 và VGS2 cho transistor
2 nên nếu PHTK bằng phần tử L và C hay đoạn đường
truyền (ngắn hoặc hở mạch đầu cuối) thì vẫn phải chèn
thêm tụ ghép Cp vào, việc này dễ làm lệch PHTK giữa
2 transistor theo thiết kế ban đầu, nhóm nghiên cứu đề
xuất sử dụng đoạn đường truyền ghép (CLin) với thông
số ghép phù hợp vừa đảm bảo cách ly về mặt một chiều thay cho tụ nối tầng Cp vừa thuận tiện cho việc phân áp cho transistor Sơ đồ thiết kế PHTK giữa 2 tầng khuếch đại được thể hiện trong Hình 5 Ngoài ta việc phối hợp theo kiểu này còn thuận tiện cho việc điều chỉnh dải thông vì nhà sản xuất cho phép thay đổi các thông số ghép của mạch CLin trên linh kiện MMIC với các giá trị rất nhỏ
Hình 5 Mạch PHTK giữa 2 transistor sử dụng CLin
D Mạch phân áp và tụ ghép tín hiệu Cp
Việc cấp nguồn một chiều cho transistor được thực hiện thông qua các cuộn chặn Lch và đoạn đường truyền trở kháng cao TL để đảm bảo rằng tại tần số thiết kế 10 GHz trở kháng của mạch phân áp là rất lớn so với trở kháng đường truyền, ngược lại đối với tụ ghép Cp, tại tần số thiết kế trung tâm, trở kháng của tụ điện là rất nhỏ
so với trở kháng đường truyền Sơ đồ mạch phân áp trên linh kiện MMIC thể hiện trong hình 6
Hình 6 Mạch phân áp trên linh kiện MMIC
Sơ đồ mạch điện toàn mạch sau khi layout được thể hiện trong Hình 7 Mạch in sau layout có kích thước khá nhỏ gọn 5.42mm x 1.02mm
Trang 4Hình 7 Layout MMIC toàn mạch LNA
Hình 8 thể hiện kết quả mô phỏng các chỉ tiêu
quan trọng như: hệ số KĐCS, phối hợp vào/ra và độ cách
ly của bộ LNA được thiết kế thông qua ma trận tham số
tán xạ [S]
Hình 8 Đặc tính mạch LNA được thiết kế
Kết quả cho thấy phối hợp đầu ra là rất tốt trong khi
đầu vào phải hy sinh việc phối hợp để đạt được hệ số tạp
âm mong muốn S22 tốt nhất bằng -34 dB tại tần số 10
GHz trong khi S11 tốt hơn -5 dB trong dải thông Kết
quả này phản ánh phương pháp thiết kế là phù hợp và
chính xác vì đối với LNA thì tín hiệu vào rất nhỏ nên
việc S11 như trên là một kết quả chấp nhận được Sau
khi qua bộ LNA tín hiệu đã lớn hơn rất nhiều nên nếu
S22 không tốt sẽ ảnh hưởng xấu tới bộ khuếch đại
Ngoài ra hệ số KĐCS đạt được 27.5 dB tại tần số thiết
kế Dải thông (mức giảm 3 dB) đạt được là 2.4 GHz (từ
8.6 GHz đến 11 GHz) Hệ số cách ly (S12) trong toàn dải thông tốt hơn -49 dB Hệ số tạp âm của mạch được thể hiện trong Hình 9 Hệ số tạp âm trong dải thông là nhỏ hơn 1 dB và tại tần số trung tâm hệ số tạp âm đạt được là 0.95 dB
Hình 9 Kết quả mô phỏng hệ số tạp âm
Độ ổn định của mạch LNA thiết kế được thể hiện trong Hình 10 Trong toàn dải thông hệ số ổn định lớn hơn 4, đảm bảo tính ổn định không điều kiện của bộ LNA được thiết kế
Hình 10 Kết quả mô phỏng hệ số ổn định K
Trang 5Hình 11 mô tả kết quả mô phỏng cấp độ tín hiệu lớn
mạch LNA trên cấu trúc mạch đề xuất Ta thấy tại điểm
nén 1 dB, hệ số KĐCS đạt được bằng 26.5 dB trong khi
công suất ra là 18.7 dBm
Như vậy bộ LNA về cơ bản đã có các thông số kỹ
thuật tương đối tốt Kết quả cho thấy phương pháp thiết
kế là đúng đắn, đạt được mục tiêu theo hướng thiết kế
ban đầu là có HSKĐ cao hơn 25 dB, tạp âm nhỏ hơn 1
dB, tổn hao đầu ra tốt Bên cạnh đó LNA đề xuất cũng
độ cách ly tốt và ổn định không điều kiện trong toàn bộ
dải thông
Hình 11 Kết quả mô phỏng tín hiệu lớn tại 10 GHz
Bảng 1 SO SÁNH KẾT QUẢ THIẾT KẾ VỚI MỘT SỐ BÀI BÁO NƯỚC NGOÀI
Tham
Dải tần làm
việc (GHz) 9.7 ÷ 12.9 8.5 ÷ 10.5 8 ÷ 10 8 ÷ 11 8 ÷ 11 8.6 ÷ 11
Sơ đồ 2 tầng 3 tầng 3 tầng 3 tầng 2 tầng 2 tầng
Hệ số tạp âm
(dB) <2.1 <2.5 <1.3 <1.95 <1.7 <1.0 HSKĐ (dB) 20 ÷ 26 25 ÷ 26 24 ÷ 27 22 ÷ 30.8 16.8 ÷ 23 24.5 ÷ 27.5 Công nghệ
0.25 μm GaN/ SiC HEMT
0.25 μm GaN/ SiC HEMT
0.25 µm GaN HEMT
0.25 μm GaN/SiC HEMT
0.15 μm AlGaN/ GaN HEMT
0.25 µm AlGaN/ GaN HEMT
Kích thước
So sánh với một số thiết kế cùng sơ đồ 2 tầng khuếch
đại [2], [6] ở Bảng 1 cho thấy bộ LNA MMIC đề xuất
so với [2] đã hơn hẳn hệ số tạp âm và công suất tiêu thụ
So với thiết kế [6] bộ LNA MMIC đề xuất cũng nổi trội
về HSKĐ và hệ số tạp âm, tổn hao ngược ở đầu ra tốt
hơn nhưng tổn hao ngược đầu vào kém hơn Việc này đã
được lý giải ở trên, chấp nhận hy sinh tổn hao đầu vào
để có hệ số tạp âm nhỏ Nhìn chung so với một số thiết
kế tương tự, bộ LNA đề xuất đã có phần nổi bật hơn về
HSKĐ, hệ số tạp âm và tổn hao ngược ở đầu ra So với
các bộ LNA 3 tầng khuếch đại [3], [4], [5] bộ LNA đề
xuất vẫn nhỉn hơn về HSKĐ, tạp âm thấp hơn Đánh giá
chung bộ LNA MMIC đã đạt được HSKĐ cao, tạp âm nhỏ, tổn hao ngược đầu ra thấp, các chỉ tiêu kỹ thuật khác ở mức trung bình, hoàn toàn phù hợp cho rađa ở băng tần thiết kế
IV KẾT LUẬN Trong bài báo này, chúng tôi đã trình bày phương pháp thiết kế một bộ khuếch đại LNA theo công nghệ MMIC tại tần số trung tâm 10 GHz dải thông Để thuận lợi cho việc PHTK giữa 2 tầng khuếch đại mạch ghép - Coupled Line được sử dụng Bên cạnh đó, cách thiết kế này cũng đảm bảo cách ly dòng một chiều (không cần sử dụng tụ ghép tầng) và thuận tiện cho việc phân áp cho
Trang 6các transistor Mô phỏng ở cấp độ tín hiệu nhỏ và lớn cho
kết quả tốt, so sánh với các bài báo khác có cùng sơ đồ 2
tầng và 3 tầng khuếch đại (Bảng 1) cho thấy bộ LNA đề
xuất cho hệ số khuếch đại cao hơn, hệ số tạp âm thấp hơn
và tổn hao đầu ra ở mức tốt Tuy nhiên nhược điểm của
bộ LNA đề xuất là tổn hao ngược đầu vào còn hơi cao,
bên cạnh đó dải thông của bộ LNA đề xuất còn chưa bao
phủ hết băng tần X (8 GHz đến 12 GHz) Nhóm nghiên
cứu đang tiếp tục khắc phục các nhược điểm trên trong
các thiết kế tiếp theo Phương pháp PHTK sử dụng đoạn
đường truyền ghép là một nội dung tham khảo khá tốt
trong việc thiết kế PHTK trong mạch có nhiều tầng
khuếch đại, nhóm nghiên cứu tin rằng phương pháp thiết
kế bộ LNA trong nghiên cứu này góp phần làm phong
phú thêm các phương pháp PHTK tối ưu sử dụng trong
bộ LNA nói riêng và các mạch RF nói chung
LỜI CẢM ƠN
Nghiên cứu này được tài trợ bởi Quỹ phát triển khoa
học và công nghệ quốc gia (NAFOSTED) trong đề tài
mã số 102.04-2018.14
TÀI LIỆU THAM KHẢO
[1] Rowan Gilmore, Les Besser, “Practical RF circuit Design
for modern Wireless systems,” Active Circuits and
Systems, Artech House Boston, Vol 2, pp 88-93, 2003
[2] W Chang, G Jeon, Y Park, S Lee and J Mun, “X-band
low noise amplifier MMIC using AlGaN/GaN HEMT
technology on SiC substrate,” Asia-Pacific Microwave
Conference Proceedings (APMC), Seoul, pp 681-684,
2013.
[3] B Kim and W Gao, "X-Band Robust Current-Shared GaN
Low Noise Amplifier for Receiver Applications," IEEE
Compound Semiconductor Integrated Circuit Symposium
(CSICS), Austin, TX, 2016.
[4] M Vittori, S Colangeli, W Ciccognani, A Salvucci, G
Polli, and E Limiti, “High performance X-band LNAs
using a 0.25 um GaN technology,” 13 th Conference on
Ph.D Research in Microelectronics and Electronics
(PRIME), pp 157-160, Jun 12-15, 2017
[5] O Kazan, F Kocer and O A Civi, "An X-Band Robust
GaN Low-Noise Amplifier MMIC with Sub 2 dB Noise
Figure," 48 th European Microwave Conference (EuMC),
Madrid, pp 1202-1204, 2018
[6] S Zafar, S Osmanoglu, M Ozturk, B Cankaya, D
Yilmaz, A Kashif and E Ozbay, “GaN based LNA
MMICs for X-Band Applications,” Proceedings of 17 th
International Bhurban Conference on Applied Science &
Technology (IBCAST) Islamabad, Pakistan, pp 699 –
702, Jan 2020
[7] David M Pozar, “Microwave Engineering,” John
Wiley & Sons Inc, pp 426-436, 2011
[8] Jia-Sheng Hong, “Microstrip Filters for RF/Microwave
Applications,” John Wiley & Sons Inc, pp 75-111, 2011
[9] URL, https://www.keysight.com/zz/en/products/software/- pathwave-advanced-design-system.html
