BTL NGHIÊN CỨU TÌM HIỂU VỀ VI MẠCH ĐIỀU KHIỂN BUS 8288 ( BUS CONTROLLER)

Khái niệm chung về busBus: tập hợp các đường kết nối dùng để vận chuyển thông tin giữa các thành phần của máy tính với nhau. Độ rộng bus: là số đường dây của bus có thể truyền thông tin đồng thời. Tính bằng bit. › Phân loại cấu trúc bus: ▪ Cấu trúc đơn bus ▪ Cấu trúc đa bus▪ Bus đồng bộ: › Có đường tín hiệu Clock › Các sự kiện xảy ra trên bus được xác định bởi xung nhịp Clock. ▪ Bus không đồng bộ: › Không có đường tín hiệu Clock › Một sự kiện trên bus kết thúc sẽ kích hoạt sự kiện tiếp theo.

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

KHOA CÔNG NGHỆ THÔNG TIN

BÁO CÁO BÀI TẬP LỚN MÔN HỌC KIẾN TRÚC MÁY TÍNH

*****

Đề tài 13: Nghiên cứu tìm hiểu về vi mạch điều khiển BUS 8288 ( bus

controller)

Nhóm thực hiện: 12

Lớp : Kỹ Thuật Phần Mềm 3 – K9

1 Đặng Văn Nam

2.Hoàng Đức Nam

3 Nguyễn Văn Sơn

4.Nguyễn Bá Thành

5 Nguyễn Ngọc Tùng

LỜI NÓI ĐẦU

Đây là bản báo cáo cho đề tài:”Nghiên cứu tìm hiểu về vi mạch điều khiển BUS 8288 ( bus controller)”- mã đề 13 là trình bày những hiểu biết của em về đề

tài trên

Bản báo cáo gồm 4 phần:

- Phần 1: Trình bày về đặc điểm, chức năng của từng loại BUS trong máy tính

1 Đưa ra định nghĩa về BUS trong máy tính, cung cấp cho người đọc những kiến thức về BUS

2 Trình bày về vai trò và những chức năng chính của BUS

- Phần 2: Trình bày sơ đồ khối, chức năng các khối BUS của 8288 với CPU

- Phần 3: Trình bày sơ đồ chân, chức năng các chân tín hiệu BUS của 8288 với CPU

- Phần 4: Trình bày sơ đồ phối ghép BUS của 8288 với CPU

Trong quá trình nghiên cứu, không tránh khỏi những sai sót, rất mong được sự thông cảm và những đóng góp bổ sung của các thầy cô giáo và của các bạn học sinh,sinh viên

Em xin chân thành cảm ơn!

MỤC LỤC

I Trình bày về đặc điểm, chức năng của từng loại BUS trong máy tính 3

1.Khái niệm chung về bus 3

2.Đặc điểm và chức năng của các loại bus trong hệ thống máy tính 4

II.Sơ đồ khối và chức năng của vi mạch điều khiển BUS 8288 13

1 Sơ đồ khối của vi mạch điều khiển BUS 8288 13

2.Chức năng của các khối 14

III.Sơ đồ chân và chức năng của các chân tín hiệu trong vi mạch điều khiển BUS 8288 15

IV Sơ đồ phối ghép BUS của 8288 với CPU ( CPU 8086 ở chế MAX ) 18

V.Kết luận về vi mạch điều khiển bus 8288 19

I.Trình bày về đặc điểm, chức năng của từng loại BUS trong máy tính

1.Khái niệm chung về bus

-Bus: tập hợp các đường kết nối dùng để vận chuyển thông tin giữa các thành phần của máy tính với nhau

- Độ rộng bus: là số đường dây của bus có thể truyền thông tin đồng thời Tính bằng bit

Phân loại cấu trúc bus:

› Phân loại cấu trúc bus:

▪ Cấu trúc đơn bus

▪ Cấu trúc đa bus

▪ Bus đồng bộ:

› Phân loại cấu trúc bus: - Có đường tín hiệu Clock

› Phân loại cấu trúc bus: - Các sự kiện xảy ra trên bus được xác định bởi xung nhịp Clock

▪ Bus không đồng bộ:

› Phân loại cấu trúc bus: - Không có đường tín hiệu Clock

› Phân loại cấu trúc bus: - Một sự kiện trên bus kết thúc sẽ kích hoạt sự kiện tiếp theo

2.Đặc điểm và chức năng của các loại bus trong hệ thống máy tính

a.Bus địa chỉ

* Đặc điểm

Bus địa chỉ (Address bus): trong hệ thống bus thường có 8, 16, 20, 24, 32 hay 64 đường dây song song chuyển tải thông tin của các bít địa chỉ Khi đọc/ghi bộ nhớ, CPU sẽ đưa ra trên bus này địa chỉ của ô nhớ liên quan Khả

năng phân biệt địa chỉ (số lượng địa chỉ cho ô nhớ mà CPU có quản lý được) phụ thuộc vào số bít của bus địa chỉ

▪ Độ rộng bus địa chỉ: xác định dung lượng bộ nhớ cực đại của hệ thống

▪ Nếu độ rộng bus địa chỉ là N bit (gồm N đường dây AN-1 , AN-2 , , A2 ,

A1 , A0 ) thì:

 có khả năng vận chuyển được N bit địa chỉ đồng thời

 có khả năng đánh địa chỉ tối đa được 2N ngăn nhớ = 2N Byte gọi là không gian địa chỉ bộ nhớ

Ví dụ:

 Chức năng

Chức năng: vận chuyển địa chỉ từ CPU đến mô- đun nhớ hay mô-đun vào-ra để xác định ngăn nhớ hay cổng vào-ra mà CPU cần trao đổi thông tin

b Bus dữ liệu

* Đặc điểm

Bus dữ liệu (data bus): thường có 8, 16, 32, 64 (hoặc hơn) đường dây tùy theo các bộ vi xử lý cụ thể Số lượng đường dây của bus dữ liệu quyết định số bít dữ liệu mà CPU có khả năng xử lý cùng một lúc.Bus dữ liệu là các kênh truyền tải thông tin theo hai chiều giữa CPU và bộ nhớ hoặc các thiết bị ngoại vi vào ra Bus dữ liệu được điều khiển bởi CPU để đọc hoặc viết các dữ liệu hoặc mã lệnh thực thi trong quá trình hoạt động của CPU

- Độ rộng của bus dữ liệu: xác định số bit dữ liệu có thể được trao đổi đồng thời

- Nếu độ rộng của bus dữ liệu là M bit ( gồm M đường dây DN-1 , DN-2 , ,

D2 , D1 , D0 ) thì nghĩa là đường bus dữ liệu đó có thể vận chuyển đồng thời được M bit dữ liệu

- M thường là 8, 16, 32, 64 bit

- Ví dụ :

* Chức năng

- Vận chuyển lệnh từ bộ nhớ đến CPU

- Vận chuyển dữ liệu giữa CPU , các mô-đun nhớ và mô-đun vào- ra với nhau

c.Bus điều khiển

* Đặc điểm

Bus điều khiển (control bus) :thường gồm hàng chục đường dây tín hiệu khác nhau Mỗi tín hiệu điều khiển có một chiều nhất định vì khi hoạt động CPU đưa tín hiệu điều khiển tới các khối khác trong hệ.Đồng thời, CPU cũng nhận tín hiệu điều khiển từ các khối đó để phối hợp hoạt động của toàn hệ

* Chức năng

▪ Chức năng: vận chuyển các tín hiệu điều khiển

▪ Các loại tín hiệu điều khiển:

+ Tín hiệu điều khiển đọc ghi (bộ nhớ, cổng nhập xuất)

+ Tín hiệu điều khiển ngắt

+ Tín hiệu điều khiển bus

* Các tín hiệu phát ra từ CPU để điều khiển đọc/ghi:

Memory Read (MEMR):

› Phân loại cấu trúc bus: điều khiển đọc dữ liệu từ một ngăn nhớ có địa chỉ xác định lên bus dữ liệu

› Phân loại cấu trúc bus: Memory Write (MEMW): điều khiển ghi dữ liệu có sẵn trên bus dữ liệu đến một

ngăn nhớ có địa chỉ xác định

I/O Read (IOR):

› Phân loại cấu trúc bus: điều khiển đọc dữ liệu từ một cổng vào- ra có địa chỉ xác định lên bus dữ liệu

I/O Write (IOW):

› Phân loại cấu trúc bus: điều khiển ghi dữ liệu có sẵn trên bus dữ liệu ra một cổng có địa chỉ xác định

*Các tín hiệu điều khiển ngắt:

Interrupt Request (INTR):

› Phân loại cấu trúc bus: Tín hiệu từ bộ điều khiển vào- ra gửi đến yêu cầu ngắt CPU để trao đổi vào-ra Tín hiệu INTR có thể bị che

Interrupt Acknowledge (INTA):

› Phân loại cấu trúc bus: Tín hiệu phát ra từ CPU báo cho bộ điều khiển vào-ra biết CPU chấp nhận ngắt

Non Maskable Interrupt (NMI):

› Phân loại cấu trúc bus: tín hiệu ngắt không che được gửi đến ngắt CPU

› Phân loại cấu trúc bus: Reset: Tín hiệu từ bên ngoài gửi đến CPU và các thành phần khác để khởi động

lại máy tính

*Các tín hiệu điều khiển bus:

Bus Request (BRQ) / Hold

› Phân loại cấu trúc bus: : Tín hiệu từ bộ điều khiển vào-ra chuyên dụng gửi đến yêu cầu CPU chuyển nhượng quyền sử dụng bus

Bus Grant (BGT) / Hold Acknowledge:

› Phân loại cấu trúc bus: Tín hiệu phát ra từ CPU chấp nhận

chuyển nhượng quyền sử dụng bus

Lock:

› Phân loại cấu trúc bus: Tín hiệu khóa không cho xin chuyển nhượng bus

Unlock:

› Phân loại cấu trúc bus: Tín hiệu mở khóa cho xin chuyển nhượng bus.

Kết luận chung về các loại bus trên :

▪ Tất cả các thành phần cùng nối vào một đường bus chung

▪ Tại một thời điểm, bus chỉ phục vụ được một yêu cầu trao đổi dữ liệu

▪ Bus phải có tốc độ bằng tốc độ của thành phần nhanh nhất trong hệ thống

▪ Bus phụ thuộc vào cấu trúc bus của bộ xử lý  các mô-đun nhớ và các mô-đun vào-ra cũng phụ thuộc vào bộ xử lý cụ thể

 Cần phải thiết kế bus phân cấp hay cấu trúc đa bus

3.Phân cấp bus trong máy tính

▪ Phân cấp thành nhiều bus khác nhau cho các thành phần:

Bus của bộ xử lý

› Phân loại cấu trúc bus:

Bus của bộ nhớ chính

› Phân loại cấu trúc bus:

Các bus vào-ra

› Phân loại cấu trúc bus:

▪ Phân cấp bus khác nhau về tốc độ

▪ Các bus nối ghép với mô-đun nhớ và mô-đun vào-ra không phụ thuộc vào bộ xử

lý cụ thể

4.Các loại bus điển hình trong máy tính

▪ Bus của bộ xử lý (Front Side Bus – FSB): có tốc độ nhanh nhất

▪ Bus của bộ nhớ chính (nối ghép với các mô-đun nhớ RAM)

▪ AGP bus (Accelerated Graphic Port) – cổng tăng tốc đồ họa: nối ghép với card màn hình

Thiết kế ở dạng 32 bit, sử dụng tần số thấp nhất là 66 MHz

Băng thông

AGP 1X: 266 MBps AGP 2X: 533 MBps AGP 4X: 1066 MBps

AGP 8X: 2133 MBps

▪ PCI bus (Peripheral Component Interconnect): nối ghép với các TBNV có tốc độ trao đổi dữ liệu nhanh

Đang được sử dụng rộng rãi để kết nối với thiết bị ngoại vi

Thiết kế ban đầu

Truyền dữ liệu 32 bit Tần số 33 MHz

 Băng thông 132MBps

Từ phiên bản PCI 2.1

Truyền dữ liệu 64 bit Tần số 66MHZ

 Băng thông 533MBps

PCI-X (PCI eXtended)

Được thế kế để dùng cho server Truyền dữ liệu 64 bit

PCI-X 1.0: tần số 133MHz

 băng thông 1066MBps

PCI-X 2.0

Tần số 266MHz

 băng thông 2133 MBps Tần số 533MHz

 băng thông 4266 MBps

▪ USB (Universal Serial Bus): bus nối tiếp đa năng

▪ IDE (Integrated Drive Electronics): bus kết nối với ổ đĩa cứng hoặc ổ đĩa quang (CD, DVD, …)

Sơ đồ hệ thống bus khi ghép với CPU

Trong sơ đồ Hình 1-1, ta thấy rõ các khối chức năng chính của hệ vi xử lý gồm:

 Khối xử lý trung tâm (CPU);

 Bộ nhớ bán dẫn (ROM-RAM);

 Khối phối ghép với các thiết bị ngoại vi (I/O Interface);

Các bus truyền thông tin địa chỉ, dữ liệu và điều khiển

II.Sơ đồ khối và chức năng của vi mạch điều khiển BUS 8288

Ở trong chế độ MAX một số tín hiệu điều khiển cần thiết được tạo ra trên cơ sở các tín hiệu trạng thái nhờ dùng mạch điều khiển bus 8288 Chế độ MAX được sử dụng khi có bộ đồng xử lý toán học 8087 o và [O]: Các chân trạng thái dùng trong chế độ MAX để ghép với mạch điều khiển bus 8288 Các tín hiệu này được 8288 dùng để tạo ra các tín hiệu điều khiển trong các chu kỳ hoạt động của bus như trong bảng dưới đây

1 Sơ đồ khối của vi mạch điều khiển BUS 8288

2.Chức năng của các khối

S0,S1,S2 : là 3 tín hiệu đầu vào của mạch điều khiển bus 8288 để giải mã tạo các

tín hiệu lệnh cho điều khiển hệ thống trong chu kỳ hoạt động của bus

CLK, AEN, CEN, IOB: đầu vào điều khiển trong đó :

AEN ( chân 6) : cho phép địa chỉ được ra các tín hiệu lệnh của 8288 chỉ sau khoảng

từ 110 ns đến 250 ns để chờ các địa chỉ đã chốt ra ngoài bus địa chỉ

CEN (chân 15): khi CEN =0 thì tất cả các đầu ra tín hiệu và các đầu ra điều

khiển DEN, PDEN của 8288 trở về trạng thái không tích cực Khi CEN=1 thì các tín hiệu ra của 8288 được phép tích cực

IOB( chân 1) : Chế độ vào / ra của bus Khi IOB =1 thì 8288 trong chế độ

bus vào / ra với các thiết bị ngoại vi ( bảng 4.3 : tất cả các tín hiệu lệnh của 8288 điều khiển vào ra với thiết bị ngoại vi)

MRDC, MWTC, AMWC, IORC, IOWC, AIOWC, INTA : Là khối các tín hiệu lệnh

có chức năng đọc và ghi các thiết bị bộ nhớ và thiết bị ngoại vi

DT/R , DEN, MCE,PDEN, ALE : Cho phép chốt địa chỉ, thu phát dữ liệu điều

khiển ngắt

III.Sơ đồ chân và chức năng của các chân tín hiệu

trong vi mạch điều khiển BUS 8288

Mạch điều khiển bus 8288

Vi mạch 8288 là mạch điều khiển bus sử dụng một số tín hiệu điều khiển của CPU và cung cấp tất cả các tín hiệu điều khiển cần thiết cho hệ vi xử lý khi CPU 8086 làm việc ở chế độ MAX

1.Sơ đồ chân và các tín hiệu của 8288.

2.Chức năng của các chân tín hiệu 8288 bao gồm:

[S2(chân 18), S1(chân 3), S0(chân 19)]: là các tín hiệu trạng thái lấy từ

CPU Tuỳ theo các tín hiệu này mà mạch 8288 sẽ tạo ra các tín hiệu điều khiển khác nhau tại các chân ra của nó để điều khiển hoạt động của các thiết bị nối với CPU

CLK (Clock) (chân 2): đầu vào nối với xung đồng hồ hệ thống (từ mạch

8284) và dùng để đồng bộ toàn bộ các xung điều khiển đi ra từ mạch

8288

CEN (Command Enable) (chân 15): tín hiệu đầu vào để cho phép đưa

ra tín hiệu DEN và các tín hiệu điều khiển khác của 8288

IOB (Input / Output Bus Mode ) (chân 1): tín hiệu để điều khiển mạch

8288 làm việc ở các chế độ bus khác nhau

Khi IOB = 1 8288 làm việc ở chế độ bus vào/ra, khi IOB = 0 mạch 8288 làm việc ở chế độ bus hệ thống (như trong các máy IBM PC)

[MRDC](chân 7): tín hiệu điều khiển đọc bộ nhớ Nó kích hoạt bộ nhớ

đưa dữ liệu ra bus

[MWTC] (chân 9) : là các tín hiệu điều khiển ghi bộ nhớ hoặc ghi bộ

nhớ kéo dài

[AMWC]( Memory write command)(chân 8): tương tự như MWTC ,

nhưng hoạt động sớm lên một chút để tạo ra khả năng cho các bộ nhớ chậm có thêm được thời gian ghi

[IORC](chân 13): tín hiệu điều khiển đọc thiết bị ngoại vi Nó kích hoạt

các thiết bị được chọn để các thiết bị này đưa dữ liệu ra bus

[IOWC] (chân 11) : là tín hiệu điều khiển ghi thiết bị ngoại vi

[AIOWC](chân 12): là các tín hiệu điều khiển ghi các thiết bị ngoại vi

hoặc ghi thiết bị ngoại vi kéo dài [AIOWC] (advanced I/O write

command) tương tự như , nhưng hoạt động sớm lên một chút để tạo ra khả năng cho các I/O chậm có thêm được thời gian ghi

[INTA](chân 14): đầu ra để thông báo là CPU chấp nhận yêu cầu ngắt

của thiết bị ngoại vi và lúc này các thiết bị ngoại vi phải đưa ra số hiệu ngắt ra bus để CPU đọc

DEN (Data Enable)(chân 16): điều khiển bus dữ liệu thành bus cục bộ

hay bus hệ thống

MCE / PDEN ( Master Casade Endable / Peripheral Data Enable) (chân 17): định chế độ làm việc cho mạch điều khiển ngắt PIC 8259 để

nó làm việc ở chế độ master

DT / R ( Data Transmit / Receive ) (chân 4): CPU truyền (1) hay nhận

(0) dữ liệu

ALE ( Address Latch Enable )(chân 15): tín hiệu cho phép chốt địa chỉ ,

tín hiệu này thường được nối với chân G của 74573 để điều khiển chốt địa chỉ

IV Sơ đồ phối ghép BUS của 8288 với CPU ( CPU

8086 ở chế MAX )

Sơ đồ trên cho thấy CPU 8086 nối ghép với các mạch phụ trợ như:

- Bộ điều khiển bus 8288

- Bộ tạo ra xung đồng hồ 8284

- Bộ khuếch đại đệm 74LS245

- Bộ chốt địa chỉ 74LS373

V.Kết luận về vi mạch điều khiển bus 8288

Qua phần tìm hiểu nghiên cứu về đề tài vi mạch điều khiển bus 8288 , chúng ta thấy được :

- Đặc điểm , chứng năng của hệ thống bus trong máy tính

+ Khái niệm chung về bus

+ Đặc điểm và chức năng của từng loại bus trong máy tính : Bus dữ liệu , bus điều khiển , bus địa chỉ

+ Phân cấp các bus

+ Các loại bus điển hình trong máy tính

- Sơ đồ khối và chức năng năng của 8288

+Khối lệnh đầu vào điều khiển

+ Các tín hiệu lệnh đọc , ghi các thiết bị bộ nhớ và thiết bị ngoại vi

+ Khối lệnh chốt và thu phát dữ liệu điều khiển

- Sơ đồ chân và chức năng của các chân tín hiệu trong bộ điều khiển bus 8288