thiết kế và thi công mạch hiển thị số cuộc gọi đi và gọi đến

Trong đó có 24 chân có tác dụng kép có nghĩa là 1 chân có 2 chức năng, mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus đữ liệu

Trang 1

NGÀNH ĐIỆN TU VIEN THONG

Trang 2

| MUC LUC

PHANI: LY THUYET

CHƯƠNGI GIỚI THIỆU ĐỀ TÀI

I Đặt Vấn Đề

Il Mục Đích Yêu Cầu Của Đề Tài

II Các Phương Pháp Thực Thì Đề Tài

I Giới Thiệu Cấu Trúc Phần Cứng Họ MSC-51 (89C51)

Il Khảo Sát Sơ Đồ Chân 89C51 Và Chức Năng Từng Chân

CHƯƠNG II: TÌM HIỂU IC DTME 8888C

IL Mô Tả Lệnh

II Giao Tiếp Với MPU

I Gidi Thiéu

i Các Chân Của DS1307

Ill Hoạt Động Của DS1307

CHƯƠNG I: SƠ ĐỒ KHỐI

Trang 3

I Sơ Đồ Khối

Mạch Cảm Biến Chuông

Mạch Tạo Tải Giả

Khối Cảm Biến Nhấc Máy

Trang 4

NHAN XET CUA GIAO VIEN HUGNG DAN

Giáo viên hướng din : Th.s NGUYEN TH] NGQC ANH

Họ và tên sinh viên : BÙI QUANG THÀNH

Trang 5

NHAN XET CUA GIAO VIEN PHAN BIEN

Giáo viên phản biện :

Họ và tên sinh viên : BÙI QUANG THÀNH

Trang 6

LUAN VAN TOT NGHIEP GVHD: Th.s NGUYEN THI NGOC ANH

PHANI : LY THUYET

I ĐẶT VẤN ĐỀ :

Ngày nay khi thông tin liên lạc đã phát triển cao, mọi người không còn xa lạ gì với

thuật ngữ “ Thương mại điện tử “, tức là việc mua bán, giao dịch thông qua mạng điện

thoại, mạng internet Trong thời buổi kinh tế thị trường khách hàng là thượng đế, khi

chúng ta muốn gọi tới khách hàng ta chỉ cần nhấc máy và rà số điện thoại của khách hàng

(số điện thoại khách hàng đã cài sẵn ) rồi nhấn call cuộc gọi được kết nối, khi có cuộc gọi

từ ngoài vào thì số điện thoại của khách hàng sẽ hiển thị lên mạch và( hiển thị tên khách

hàng nếu chúng ta cài đặt tên khách hàng sẵn trong mạch ) và khi chúng ta bận công việc

không nhấc máy được thì mạch sẽ ghi lại những cuộc gọi nhỡ đó

Với suy nghĩ như vậy và ứng dụng các kiến thức đã học ở trường, em chọn đề tài

"Thiết kế và thi công mạch hiển thị số điện thoại gọi đi và gọi đến và ghi lại các cuộc gọi

nhỡ “

Il MỤC ĐÍCH YÊU CẦU CỦA ĐỀ TÀI:

Với để tài ”Thiết kế và thi công mạch hiển thị số điện thoại gọi đi và gọi đến và ghi lại những cuộc gọi nhỡ“, nhiệm vụ chủ yếu của mạch là hiển thị được số gọi đi và gọi đến

và phải ghi lại những cuộc nhỡ và phải biết cuộc nhỡ đó lúc mấy giờ thứ,ngày,tháng,năm

đồng thời khi không kết nối với điện thoại thì LCD hiển thị giờ, ngày, tháng, năm

TH CÁC PHƯƠNG PHÁP THƯC THỊ ĐỀ TÀI :

Với những yêu cầu đã được trình bày ở trên, em chọn “ Phương pháp sử dụng kỹ

thuật vi điều khiển” để thực thi dé tài này

Có rất nhiều họ vi điều khiển, ở đây em chọn họ vi điều khiển 89C51 cùng với các

IC chuyên dùng, nhằm để có thể giao tiếp với bên ngoài để đáp ứng đây đủ các yêu cầu của đề tài đặt ra

V¡ điều khiển 89C51 được chọn vì có những lợi điểm sau:

- Vi điều khiển 89C51 trên thị trường được sử dụng khá phổ biến và giá thành

Trang 7

| LUAN VAN TOT NGHIEP GVHD: Th.s NGUYEN THI NGOC ANH

| - Đơn giản việc thi công phần cứng cho mạch, phần cứng cho mạch sẽ bớt cổng

| Kết luận: Với những ưu nhược điểm trên và những yêu cầu thực tế của để tài đặt ra nên

| em đã chọn phương án thiết kế và thi công luận văn tốt nghiệp này đưa vào việc sử dụng

- vi điều khiển 89C51

Trang 8

CHUONG IL : TIM HIEU HE VI XU LY 89C51

| L GIGI THIEU CAU TRUC PHẦN CỨNG HỌ MSC-51 (89C51):

Đặc điểm và chức năng hoạt động của các IC họ MSC-51 hoàn toàn tương tự như

nhau Ở đây giới thiệu IC 89C51 là một họ IC vi điểu khiển do hãng Intel của Mỹ sản

xuất Chúng có các đặc điểm chung như sau: |

Các đặc điểm của 89C51 được tóm tắt như sau:

e 4KB EPROM bén trong

e 128 Byte RAM ni

e 4 Port xudt hap I/O 8 bit

e Giao tiép nối tiếp

e 64 KB ving nhớ mã ngoài

| e Xử lý Boolean (hoạt động trên bit don)

e 210 vị trí nhớ có thể định vị bit

e_ 4us cho hoạt động nhân hoặc chia

ILKHAO SAT SG DO CHAN 89C51 VA CHUC NANG TUNG CHAN:

O-82 p0.7/AD7 P27/A15 foo

Oo p10 P3.0/RxD [21—Ð

—2 P11 P3.xp F11—1

OY p12 P320NTO F1

—4—| P13 P3.3/NT1 Poo t+ pi P3.4/T10 F141

—Ê¬ P15 P351 F1—Ð t+ pis p36 [12T

oA p17 P3.7IRD [ —D

—Â-¬Ì xTAL1 PSEN 2—n D—1Â~ XTAL2 _ o— RST ALEPROG [4

tS Eawpp

ATB9CS1

So d6 chan IC 89C51

Trang 9

LUAN VAN TOT NGHIEP GVHD: Th.s NGUYEN THI NGOQC ANH

2.Chitc ndng cdc chan ciia 89C51:

89C51 c6 tit cA 40 chân có chức năng như các đường xuất nhập Trong đó có

24 chân có tác dụng kép (có nghĩa là 1 chân có 2 chức năng), mỗi đường có thể hoạt

động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các

bus đữ liệu và bus địa chỉ

Port 1 1a port I/O trén cdc chan 1-8 Cac chan duge ký hiéu P1.0, P1.1, p1.2, pl.7

có thể dùng cho giao tiếp với các thiết bị ngoài nếu cân Port 1 không có chức năng khác,

vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài

Port 2:

Port 2 là 1 port có tác dụng kép trên các chân 2l- 28 được dùng như các đường xuất

nhập hoặc là byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng

Port 3:

Port 3 là port có tác dụng kép trên các chân 10-17 Các chân của port này có nhiều

chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 89C51 như ở

bảng sau:

Bit Tén Chức năng chuyển đổi

P3.0 RXT Ngõ vào dữ liệu nối tiếp

P3.1 TXD Ngõ xuất dữ liệu nối tiếp

P3.2 INTO\ Ngõ vào ngắt cứng thứ 0

P343 INT1\ Ngõ vào ngắt cứng thứ 1

P3.5 Tl Ngõ vào củaTIMER/COUNTER thứ 1

P3.6 WR\ Tín hiệu ghi dữ liệu lên bộ nhớ ngoài

P3.7 RD\ Tín hiệu đọc bộ nhớ dữ liệu ngoài

2.2 Các ngõ tín hiệu điều khiển:

» Ngõ tín hiệu PSEN (Program store enable):

PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình

mở rộng thường được nối đến chân OE\ (output enable) của Eprom cho phép đọc các byte

mã lệnh

Trang 10

PSEN ở mức thấp trong thời gian Microcontroller 82C51 lấy lệnh Các mã lệnh của

chương trình được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh ghi lệnh bên trong

89C51 để giải mã lệnh Khi 89C51 thi hành chương trình trong EPROM nội PSEN sẽ ở mức logic 1

> Ngõ tín hiệu điều khiển ALE (Address Latch Enable)

Khi 89C51 truy xuất bộ nhớ bên ngoài, port 0 cd chức năng là bus địa chỉ và bus dữ liệu do đó phải tách các đường dữ liệu và dia chỉ Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nối chúng với IC

chốt

Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động

Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể

được dùng làm tín hiệu clock cho các phần khác của hệ thống Chân ALE được dùng làm ngõ vào xung lập trình cho EPROM trong 89C51

»> Ngõ tín hiệu EA\(External Access):

Tín hiệu vào EA\ ở chân 31 thường được mắc lên mức 1 hoặc mức 0 Nếu ở mức 1,

89C51 thi hành chương trình từ EPROM nội trong khoảng địa chỉ thấp 4 Kbyte Nếu ở

mức 0, 89C51 sẽ thi hành chương trình từ bộ nhớ mở rộng Chân EA\ được lấy làm chân

cấp nguồn 12V khi lập trình cho Eprom trong 89C51

> Ngo tín hiệu RST (Reset) :

Ngõ vào RST ở chân 9 là ngõ vào Reset của 89C51 Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy, các thanh ghi bên trong được nạp những giá trị thích hợp

để khởi động hệ thống Khi cấp điện mạch tự động Reset

»> Các ngõ vào bộ dao động X1,X2:

Bộ dao động được được tích hợp bên trong 89C51, khi sử dụng 82C51 người thiết kế

chỉ cân kết nối thêm thạch anh và các tụ như hình vẽ trong sơ đồ Tan số thạch anh thường

sử dụng cho 89C51 là 12Mhz

Chân 40 (Vcc) được nối lên nguồn 5V

SVTH: BÙI QUANG THÀNH

Trang 11

| 3 Cấu trúc bên trong vi điều khiển:

các thanh ghi chức năng đặc biệt

89C51 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình

và dữ liệu Chương trình và dữ liệu có thể chứa bên trong 89C51 nhưng 82C51 vẫn có thể kết nối với 64K byte bộ nhớ chương trình và 64K byte dữ liệu

Trang 12

~ Bản đồ bộ nhớ Data trén Chip như sau:

10

Trang 13

Hai đặc tính cần chú ý là:

e Các thanh phi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ

và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác

e Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại như trong các bộ

Microcontroller khác

RAM bên trong 89C51 được phân chia như sau:

e Các bank thanh ghi có địa chỉ từ 00H đến 1FH

e RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH

e RAM đa dụng từ 30H đến 7FH

e Các thanh ghi chức năng đặc biệt từ 80H đến FFH

> RAM da dung:

Mặc dù trên hình vẽ cho thấy 80 byte đa dụng chiếm các địa chỉ từ 30H đến 7FH,

32 byte dưới từ 00H đến IFH cũng có thể dùng với mục đích tương tự (mặc dù các địa chỉ này đã có mục đích khác)

Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu địa chỉ trực tiếp hoặc gián tiếp

> RAM có thể truy xuất từng bit:

80C51 chứa 210 bit được địa chỉ hóa, trong đó có 128 bịt có chứa các byte chứa các địa chỉ từ 20H đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc

biệt

Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của microcontroller

xử lý chung Các bit có thể được đặt, xóa, AND, OR, , với 1 lệnh đơn Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc-sửa- ghi để đạt được mục đích tương tự

Ngoài ra các port cũng có thể truy xuất được từng bit

128 bit có chứa các byte có địa chỉ từ 00H -1FH cũng có thể truy xuất như các byte

hoặc các bit phụ thuộc vào lệnh được dùng

> Các bank thanh ghi :

32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi Bộ lệnh 89C51 hổ

trợ 8 thanh ghi có tên là R0 -R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này

có các địa chỉ từ 00H - 07H

Các lệnh dùng các thanh ghi RO - R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có

chức năng tương ứng dùng kiểu địa chỉ trực tiếp Các dữ iệu được dùng thường xuyên nên

dùng một trong các thanh ghi này

===—.ỶỸỶ„ỶŸTŸ/PỚ"Ag:

Trang 14

Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghi được truy

xuất bởi các thanh ghi RO - R7 để chuyển đổi việc truy xuất các bank thanh ghi ta phải thay đổi các bit chon bank trong thanh ghi trạng thái

3.2 Các thanh ghi có chức năng đặc biệt:

Các thanh ghi nội của 89C51 được truy xuất ngâm định bởi bộ lệnh

Các thanh ghi trong 89C51 được định dạng như một phần của RAM trên chip vì vậy

mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và thanh ghi lệnh

vì các thanh ghi này hiếm khi bị tác động trực tiếp) Cũng như RO đến R7, 89C51 có 21

thanh ghi có chức năng đặc biệt (SFR: Special Function Register) ở vùng trên của RAM

nội từ địa chỉ 80H - FFH

Chú ý: tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21 thanh

ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ

Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số các thanh ghi

có chức năng điệt biệt SER có thể địa chỉ hóa từng bit hoặc byte

> Thanh ghi trạng thái chương trình (PSW: Program Status Word):

Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau:

PSW4 |RSI1 D4H Register Bank Select 1

Trang 15

> Carry Flag:

Cờ nhớ có tác dụng kép Thông thường nó được dùng cho các lệnh toán học:

C=1 nếu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C=0 nếu phép

toán cộng không tràn và phép trừ không có mượn.Cờ Carry phụ AC (Auxiliary Carry Flag):

Khi cộng những giá trị BCD (Binary Code Decimail), cờ nhớ phụ AC được set nếu

kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH - 0FH Ngược lại AC=0

> Cé 0(Flag 0):

Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của người dùng

> Những bit chon bank thanh ghi truy xuất:

RS1 và RSO quyết định dãy thanh ghi tích cực Chúng được xóa sau khi reset hệ

thống và được thay đổi bởi phần mềm khi cân thiết

Tùy theo RS1, RSO = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng là Bank

0, Bank1, Bank2, Bank3

Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học Khi các

số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không Khi các số không có dấu được cộng bit OV

được bỏ qua Các kết quả lớn hơn +127 hoặc nhỏ hơn -128 thi bit OV=1

> Bit Paraty:

Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập Parity chấn với thanh ghi

A Sự đếm các bit 1 trong thanh ghi A cộng với bịt Parity luôn luôn chấn Ví dụ A chứa

101011015 thì bit P set lên 1 để tổng số bit 1 trong A và P tạo thành số chấn

Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu

> Thanh phi B:

Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân

chia Lệnh MUL AB sẽ nhận những giá trị không dấu 8 bít trong hai thanh ghi A và B, rồi

Trang 16

tra vé két qua 16 bit trong A (byte cao) va B(byte thấp) Lệnh DIV AB lấy A chia B, kết quả nguyên đặt vào A, số dư đặt vào B

Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích Nó

là những bit định vị thông qua những địa chỉ từ F0H - F7H

»> Con trổ ngăn xếp(Stack Pointer):

Con trỏ ngăn xếp là một thanh ghi 8 bịt ở địa chỉ 81H Nó chứa địa chỉ của của byte

dữ liệu hiện hành trên đỉnh ngăn xếp Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP) Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm

SP Ngăn xếp của 8031/8051 được giữ trong RAM nội và giới hạn các địa chỉ có thể truy

xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của 89C51

Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được dùng:

MOV SP, #5F

Với lệnh trên thì ngăn xếp của 89C51 chỉ có 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH Sở dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 1 là 60H trước khi cất

byte dữ liệu

Khi Reset 89C51, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được

cất vào ô nhớ ngăn xếp có địa chỉ 08H Nếu phần mềm ứng dụng không khởi động SP một

giá trị mới thì bank thanh ghil có thể cả 2 và 3 sẽ không dùng được vì vùng RAM này đã

được dùng làm ngăn xếp Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP

để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương trình con

(ACALL, LCALL) và các lệnh trở về (RET, RETD để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con

> Con trổ dữ liéu DPTR(Data Pointer):

Con trỏ đữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bít

ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao) Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H:

MOV A, #55H

MOV DPTR, #1000H MOV @DPTR, A

Lénh dau tién ding dé nap 55H vao thanh ghi A Lệnh thứ hai dùng để nạp địa chỉ của ô nhớ cần lưu giá trị 55H vào con trỏ dữ liệu DPTR Lệnh thứ ba sẽ di chuyển nội

dung thanh ghi A (là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa trong DPTR (là 1000H)

Trang 17

> Các thanh ghi Port(Port Register):

Các Port của 89C51 bao gồm Port 0 6 dia chi 80H, Portl ở địa chỉ 90H, Port2 ở địa

chỉ A0H, và Port3 ở địa chỉ BOH Tất cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp

> Các thanh ghi Timer(Timer Register):

§9C51 có chứa hai bộ định thờ/bộ đếm 16 bit được dùng cho việc định thời được

đếm sự kiện TimerO 6 dia chi 8AH (TLO: byte thdp) va 8CH ( THO: byte cao) Timerl 6 địa chi 8BH (TLI: byte thấp) và 8DH (THI : byte cao) Việc khởi động timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H Chỉ có TCON được địa chỉ hóa từng bit

> Céc thanh ghi Port néi tiép(Serial Port Register):

89C51 chtfa mét Port n6i tiếp cho việc trao đổi thông tỉn với các thiết bị nối tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác Một thanh ghi đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai đữ liệu truyén va dữ liệu nhập Khi truyền dữ

liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF Các mode vận khác nhau được lập trình

qua thanh ghi điều khiển Port nối tiếp (SCON) được địa chỉ hóa từng bit ở địa chỉ 98H

»> Các thanh ghỉ ngắt(Interrup Register):

89C51 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên Các ngắt bị cấm sau khi bị reset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ A8H Cả

hai được địa chỉ hóa từng bịt

> Thanh ghi diéu khién nguén(Power Control Register):

Thanh ghỉ PCON không có bit định vị Nó ở địa chỉ 87H chứa nhiêu bit điều khiển Thanh ghi PCON được tóm tắt như sau:

e Bit7 (SMOD): Bit có tốc độ Baud ở mode 1, 2, 3 6 Port nối tiếp khi set

e Bit 6,5, 4: Khong cé dia chi

Bit 3 (GF1): Bit cd da nang 1

Bit 2 (GFO): Bit cd da nang 2

Bit 1 * (PD): Set để khởi động mode Power Down và thoát để reset

Bit 0 * (IDL): Set để khởi động mode Idle và thoát khi ngắt mạch hoặc

e reset

Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC họ MSC-

51 nhưng chỉ được thi hành trong sự biên dịch của CMOS

Trang 18

LUAN VAN TOT NGHIEP

I SO DO CHAN:

GVHD: Th.s NGUYEN THI NGOC ANH

CHUONG III : TIM HIEU IC DTMF 8888C

U2

CS RSO MT8888

Ngõ vào không đảo của OP-AMP

Ngõ vào đảo của OP-AMP Chọn độ lợi

Điện áp chẩn Chân nối mass

OSCI xung Clock OSC2 xung Clock, một thạch anh 3,8

MHz nối giữa chân OSCI và OSC2 để hoàn chỉnh mạch dao động nội

Ngõ ra để phát DTMF Cho phép viết vào các thanh ghi bên trong, chân này thường được nối với chân Write của vi điêu khiển

Cho phép truy xuất các thanh chân này tích cực ở mức 0 đuợc chọn sau khi đã chốt địa chỉ

Chọn thanh ghi nào được tác động Cho phép đọc các thanh ghi bên trong ,chân này được nối với chân Read của vi điều

khiển

Ngõ ra để hở có chức năng kép trong chế độ ngắt thì ngõ ra sẽ xuống mức thấp sau khi nhận hay phát đi một tone DTME, trong chế độ phát tone bằng xung chân này là ngõ ra phát đi

Trang 19

ra hay nhận vào Các chân này cung cấp mã Hexa tương ứng với tính hiệu nhận được, các

chân này ở trạng thái Hi-Z, khi chân CS=l hoặc RD=l

-Chân 18: EST (Output) Tín hiệu báo trước lên mức logic cao

khi phát hiện một cặp Tone đúng Bất cứ sự ngắt quãng hay mất tạm thời tín hiệu sẽ đưa EST trở lại mức thấp

-Chân 19: SưGt (Output) Ngõ vào tín hiệu báo / thời gian bảo vệ

có tính bai chiều

-Chan 20: VDD Điện áp cung cấp dương, đến giá trị +5

_ SƠ ĐỒ KHỐI BÊN TRONG:

TVA Row snd fod Transmit Data Osta pe

TONE #) Converters umn Register cose F~0 =.)

Ine = Ou 1 UT Register Contra

IN- —= pone High Group Digitat A 2

Fitter Algorithm

OSC1—T] Oscillator Fitter 8 RW

Control :

Bì a Stearing Lj Receive Dats

Ỉ Ỉ

igure 1 - Functional Block Diagram

IV MÔ TẢ CHUNG:

MT8889C là IC chuyên dụng làm nhiệm vụ nhận và phát Tone Quay số điện thoại

có hai chế độ: chế độ Pulse (phát nhận Tone bằng xung) và chế độ DTME Nó được chế tạo bằng công nghệ CMOS với mức tiêu thụ năng lượng thấp và độ tin cậy cao

Về phần nhận thì dựa trên công nghệ chuẩn của ICMT8870, trong khi đó phần phát

tận dụng bộ chuyển đổi D/A với độ méo thấp cho ra tín iệu DTME có độ chuẩn xác cao

Bộ đếm nội sẻ cung cấp một bộ chế độ truyền chẳng hạn như Tone truyền có thể truyền

với thời gian quy định sẵn Một bộ lọc Pulse có thể được chọn theo một hệ xử lý để phân

tích được Tone này trong chế độ xung (Tone Pulse)

Trang 20

MT8888C tan dung giao diện với một họ trong những họ vi điều khiển của Intel để

có thể làm việc đơn giản hơn khi sử dụng nó

V MÔ TẢ CHỨC NĂNG CÁC THANH GHI:

1 Receiver section (phần nhân Tone ):

Sự phân chia Tone theo hai nhóm cao va thấp thì được hình thành từ ngõ vào tín hiệu DTME, hai bộ lọc sẽ lấy ra tần số tương thích cho ở bản sau (báng 1) và loại trừ những Tone không hợp lệ

Sau khi lọc được tín hiệu thì chuyển thành xung vuông và dùng bộ đếm số để định nghĩa những tần số Tone đến và kiểm tra chúng có tương ứng với tín hiệu DTMF chuẩn

không và ghi nhận Tone này

2 Steering Circuit (Mạch xác nhận ):

Sau khi đắm bảo một cặp Tone đựoc giải mã, bộ nhận kiểm tra khoảng thời gian chắc chắn tín hiệu.Việc kiểm tra này được thực hiện hằng số thời gian RC nối tiếp bên

ngoài được lái bởi chân ESt Một mức logic cao ở ESt để lái tụ nạp điện trở lại (hình 2.3)

Cung cấp điều kiện tín hiệu trong một chu kỳ, Vc đạt đến mức ngưỡng (VTST) của logic

lái để chốt mã cặp Tone vào thanh ghi nhận Nếu chế độ ngắt được chọn thi chan IRQ/CP

sẽ xuống mức thấp và trở lại mức cao sau khi cờ nhận được đọc

3 DTMF Generator (phat Tone ):

Việc phát DTME trong MT8886C thì có khả năng phát tất cả mười sáu cặp Tone DTMF chuẩn Tất cả những tân số này được lấy từ thach anh 3.579545 MHz Dang sóng sin cho từng Tone riêng rẽ là sự tổng hợp hàng và cột và được chuyển đổi D/A Việc truyền trước hết cần phải viết vào thanh ghi điều khiển cho phép việc truyền sau

đó viết giá trị tương ứng vào thanh ghi truyền

== ÚƒĨẰỸỶ-ngaiỷỶnỷeeannna

SVTH: BÙI QUANG THÀNH 15

Trang 21

Bang 1: các cặp số tương ứng cho mỗi Tone DTMF

4 Microprocessor Interface (Giao tiếp với vi xử lý):

MT8888C có thể giao tiếp với họ vi xử lý của Intel để truy suất đến name thanh

ghi bén trong MT8886C Thanh ghi dữ liệu nhận chứa dữ liệu sau khi giải mã cặp Tone DTME vừa nhận được Dữ liệu nhập vào thanh ghi dữ liệu chỉ được viết sau khi để phát đi một Tone, ngoài ra hai thanh ghi điều khiển CRA va CRB hai thanh ghi này chỉ nạp mỗi

bit có một chức năng hay chế độ làm việc khác nhau sẽ được trình bày ở bảng 5 và bang 6 Thanh ghi thứ name là thanh ghi trạng thái, thanh này chỉ đọc các trạng thái của MT88§C

sẽ được trình bày ở bảng 7 Thanh ghi trạng thái sẽ được đọc sau khi vi xử lý nhận được tín

hiệu ngắt ở chân IRQ/CP

5 Tóm tắt bảng các chức năng thanh ghi :_

0 0 1 -Viét dit liéu vao thanh ghi phat

1 0 1 -Viết vào thanh ghi điều khiển

Bảng 2: Trạng thái truy xuất các thanh ghi nội

Trang 22

Bang 3: Chifc nang cdc bit trong thanh ghi CRA

Bảng 4: Chức năng các bit trong thanh ghi CRB

BO | TOUT -Điều khiển Tone ngã ra , mức logic cao cho phép phát Tone và

ngược lại mức thấp không cho phép bit này điều khiển toàn bộ chức năng truyền /tone

Bl CP/DTME | -Chọn chế d6 hoat dong 14 xung hay DTMF, 6 miic logic cao cho

phep nhận Tone 1a xung, ở mức logic thấp thì hoạt động ở chế độ

DTME

B2 |IRQ -Cho phép ngắt ở mức cao, ngược lại thì cấm ngắt

-Khi IRQ cho phép và chế độ DTMF được chọn thì tín hiệu

DTME sẽ được nhận theo thời gian chuẩn và truyền được dữ liệu

liên tục

B3 |RSEL -Chọn thanh ghi ở mức logic cao, thanh ghỉ điều khiển B

(CRB)chọn cho chu kỳ viết tiếp theo cũng cùng địa chỉ, sau đó

viết vào thanh ghi B

Bảng 5: Chức năng các bịt trong thanh ghi CRA

B0 |BURST | -Chọn chế độ truyền ở mức cao thì tích cực, mức thấp là không tích

cuc

-Ở mức tích cực thì Tone truyền sẽ phát đi trong khoãng 51 ms và

ngưng cũng bằng khoảng thời gian đó Trong quá trình ngưng phát,

thanh ghi trạng thái sẽ cập nhật và báo hiệu ngắt

-Ở mức không tích cực sẽ được chọn thanh ghi A tai bit BO

BI |TEST -Cho phép kiểm tra tra Tone, được tịch cực ở mức cao

B2 |S/D -Chọn chế độ phát đơn Tone hay cặp Tone đối với tín hiệu DTMF

-Ở mức cao thì phát đơn Tone và ngược lại thì phát cặp Tone DTMF

Trang 23

trạng thái được đọc

truyền đã | truyền, set để sắn sàng nhận | trạng thái được đọc

B3 Lái làm trễ -Set để bắt đầu tách Tone -Xoa sau khi tách được

Trang 24

I

CHUONG IV: MAN HINH TINH THE LONG LCD

GIGI THIEU VE ITM-1602A LCM:

ITM-1602 14 moat ky tu ma tran điểm hệ thống điện tử LCD, hệ thống điện tử LCD

được chế tạo bởi kỹ thuật COMOS, nó có thể hiển thị 16 ký tự * 2hàng với mỗi ký tự là ma trận 5*8 điểm Nó giao tiếp với chế độ 4 bit hoặc 8 bit MPU

Hình ảnh:

Hiển thị khuôn khổ: 16 ký tự *2 hàn

Chế độ: STN vàng xanh lá cây

Dễ giao tiếp với 4 bit hoặc 8 bit MPU

Sự tiêu thụ công suất thấp

Trang 25

Trang 26

LUAN VAN TOT NGHIEP

& KET NOI CHAN GIAO TIEP :

RS=”0” thanh ghi lệnh được chon(

RW="0” hoạt động phi

6 E Cho phép đọc /ghỉ | Tín hiệu cho phép bắt đầu đọc /ghi

7 DBO Đường dữ liệu 0-7 | DB0 —DB3 trong chế độ 8bit, sử dụng

như là chỉ thị đường dữ liệu thấp Trong

chế độ 4 bit chân này được mở

14 DB7

16 K Anh sáng đen cực âm

Trang 27

LUAN VAN TOT NGHIEP

H MO TA LENH:

Để khắc phục sự khác nhau về tốc độ gitfa xung clock MPU va xung clock ngoài của KS0070B, KS0070B thực hiện hoạt động ngoài bởi điều khiển lượng thông tin về IR

và DR, hoạt động ngoài được xác định tùy theo tín hiệu từ MPU tạo thành của đọc ghi và đường dữ liệu

*Ghi chú: Trải qua hoạt động ngoài cờ bật (DB7) là được đọc ở mức cao.Cờ bận buộc

phải kiểm tra đặt trước lệnh kế tiếp Khi tạo ra một dữ liệu MPU với sự kiểm tra cờ bận (DB7), nó cân (rất cần thiết) 1/2 Fosc cho thực hiện lênh kế tiếp bởi xảy ra tín hiệu sau cờ bận (DB7 ), di đến thấp

HIỆN

(Fosc=2 DkHz)

quay về điểm nháy

vị trí đầu tiên nếu dịch chuyển Nội

dung của DDRAM

khong thay đổi

Trang 28

Và cho phép thay đổi

đổi sự hiển thị Điều ololo jo fo Jo l1 |D [Cc |B | Sự biển thị /con trở | 39us

-C=”1” hiện con trỏ -C=”0” tắt con trỏ

Dịch olofo fo lo |1 |S/ |R/ |X |X |Thay đổi con trổ B9us

-N=”1” biển thị 2

hàng

-N=”0” hiển thị 1

hàng -F=”1” 5*7 điểm

Trang 29

Dac dia chi CGRAM

Đặt địa |0 |0 | DF |AC6 |ACS |AC4 |AC3 |AC2 ACI |AC0 | Đặc địa chỉ CGRAM B9us

DDRAM

Đặc địa |0 |1 |D7 |Dó [D5 |D4 |D3 [D2 [DI DO |Trải qua hoạt động | Ôus

dung của bộ đếm địa chỉ ngoài ra còn có

(DDRAM/CGRAM) 1) Xóa hiển thị :

Trang 30

Đặt địa chỉ DDRAM đến “00H” vào trong bộ đếm địa chỉ.Quay điểm nháy về vị trí

đầu tiên và hiển thị quay về trình trạng đầu tiên nếu dịch.Nội dung của DDRAM là không chuyển đổi

Đặt mục tiêu chuyển đổi của điểm nháy và hiển thị

1D: tăng/giầm của địa chỉ DDRAM (điểm nháy hoặc nhấp nhá)

Khi ID ở mức cao điểm nhấp nháy chuyển đổi về bên phải và đia chỉ DDRAM

được giảm bởi 1.CGRAM mở như là hiển thị DDRAM, khi đọc từ hoặc ghi đến CGRAM

S: hiển thị hoàn toàn của dịch

Khi S ở mức cao sau khi ghi DDRAM, hiển thị hoàn toàn trên các đường được dịch bên phai (I/D =0) hoặc bên trái (ƯD=1 Nhưng nó sẽ như vậy nếu điểm nháy không thay

đổi.Khi S ở mức thấp hoặc đọc DDRAM hoặc hoạt động đọc ghỉ CGRAM, dịch của hiển thị hoàn toàn là không thay đổi

4) Điều khiển biển thị tắt /mở :

Điều khiển hiển thị: điểm nháy / nhấp nháy: mở tắt thanh ghi 1 bịt

D: bit điều khiển hiển thị tắt mở

-khi D ở mức cao mở hiển thị

-Khi D ở mức thấp hiển thị hoàn toàn bị tắt, nhưng dữ liệu biển thị được giử nguyên

trong DDRAM

C: bit điều khiển điểm nháy tắt mở

-Khi C ở mức cao điểm nháy được mở

-Khi C ở mức thấp điểm nháy được tắt, nhưng thanh ghi D được giữ nguyên, nó là

dữ liệu

B: bit điều khiển điểm nháy /nhấp nháy tắt /mở

Khi B ở mức cao ,điểm nháy nhấp nháy được mở Để nó thực hiện luân phiên hầu hết

dữ liệu cao và hiển thị ký tự và vị trí điểm nháy Nếu Fosc là 270khz khoảng thời gian nhấp nháy là 370ms

Khi B ở mức thấp nhấp nháy được tắt

Trang 31

5) Dịch hiển thi hoặc điểm nháy :

Khi đữ liệu hiển thị được dịch nhiều lần, mỗi lần dịch riêng lẻ

Khi hiển thị dịch được thực hiện, nội dung của bộ đếm địa chỉ là không chuyển đổi 6) Chức năng đặt :

DL: bit diéu khién chiéu dai dif liéu giao tiếp

-Khi DL ở mức cao nó sinh chế độ đường 8 bit với MPU

-Khi DL ở mức thấp nó sinh chế độ noon 4 bit với MPU

Do đó DL là tín hiệu chọn đến chế độ đường 4 bit hoặc đường 8 bịt

Trong chế độ đường 4 bit, nó được yêu cầu đến truyền phát dữ liệu 4 bit 2 thời gian

N: bit điều khiển biển thị số đường

-Khi N ở mức thấp, nó sinh chế độ hiển thị hai hàng

-Khi N ở mức cao, chế độ hiển thị một hàng đuợc đặt

E: bit điều khiển biển thị loại Font

-Khi F mức thấp, 5*7 điểm chế độ hiển thị

-Khi F mức cao, 5*10 điểm chế độ hiển thị

7) Dat dia chi CGRAM:

Đặt địa chỉ CGRAM về bộ đếm địa chỉ

Lệnh này tạo nên dữ liệu CGRAM có thể dùng được từ MPU

Trang 32

LUẬN VĂN TỐT NGHIỆP GVHD: Th.s NGUYỄN THỊ NGỌC ANH

Lệnh này tạo nên dữ liệu DDRAM có thể được dùng từ MPU

Trong chế độ hiển thị một hàng (N=0) địa chỉ DDRAM là từ “00H” đến “4FH”

Trong chế độ hiển thị hai hàng (N=l) địa chỉ DDRAM là từ “00H” đến “27H” cho hàng thou nhất, từ “40H” đến “67H” cho hàng thou hai

Lệnh này biểu diễn lựa chọn KS0070B là trong hoạt động ngoài hoặc khong ,hậu quả

nếu BF là mức cao ,hoạt động được diễn ra và đợi cho đến khi BF ở mức thấp thì lệnh kế tiếp mới được thực hiện Trong lệnh này có thể đọc giá trị của bộ đếm địa chỉ

10) Ghi dữ liệu đến RAM:

Ghi dữ liệu nhị phận 8 bit đến hiển thị dữ liéu ra (DDRAM/CGRAM)

Lựa chọn của RAM từ DDRAM và CGRAM được đặt bởi tập lệnh địa chỉ ưu tiên: đặt

địa chỉ DDRAM và CGRAM Tập lệnh RAM, ngoài ra có thể xác định mục tiêu bộ đếm địa chỉ đến DDRAM

Sau khi hoạt động ghi, địa chỉ được tăng, giảm một cách tự động bởi 1 tùy theo chế độ

đi vào

Đọc dữ liệu nhị phân 8 bit từ DDRAM/CGRAM

Sự lựa chọn của RAM được đặt bởi tập lệnh địa chỉ ưu tiên Nếu tập lệnh địa chỉ

của RAM không được thực hiện trước lệnh nay , đầu tiên đọc dữ liệu đó là không có hiệu

lực ,nhu là mục tiêu của bộ đếm địa chỉ không được xác định

Nếu bạn đọc dử liệu RAM thiếu một số thời gian, tập lệnh địa chỉ Ram trước khi hoạt động đọc, đữ liệu RAM chính xác, như là thời gian khong cần thiết truyền phát dữ

liệu RAM

Trong hoạt động đọc hién thi RAM đũ liệu chức năng dịch điểm nháy như là tập

lệnh địa chỉ RAM, ngoài ra nó truyền phát đữ liệu RAM đến thanh ghi dữ liệu đầu ra

SVTH: BUI QUANG THANH

Trang 33

Sau khi bộ đếm địa chĩ hoạt động đọc được tăng iảm một cách tự động bởi 1 thy

theo chế độ đưa vào

Sau khi hoạt động đọc CGRAM dịch hiển thị khong thể thực hiện chính xác

Trong trường hợp của hoạt động ghi RAM, bộ đếm địa chỉ được tăng giảm bởi 1 như là hoạt động đọc sau này

Trong thời gian này bộ đếm địa chỉ cho biết vị trí địa chỉ kế tiếp, nhưng bạn có thể đọc duy nhất dữ liệu ưu tiên, có thể đọc duy nhất bởi lệnh đọc

II GIAO TIẾP VỚIMPU:

KS0070B có thể truyền phát dữ liệu trong chế độ đường 4bit hoặc 8 bit với MPU

Do đó cả hai loại đều có thể sử dụng được

Trong trường hợp của chế độ đường 4 bit, dữ liệu truyền phát được thực hiện bởi 2

lần truyền phát dữ liệu 1 byte

Khi được giao tiếp chiéu dài dữ liệu là 4 bit duy nhất 4port, từ DB$-DB&, được sử dụng như là đường đữ liệu

Bốn bit cao đâu tiên (trong trường hợp của chế độ đường 8 bit, nội dung của DB4- DB7), được truyền phát Như vậy truyền phát đựơc thực hiện 2 lần Cờ bận đầu ra “cao” sau khi truyển phát thou nhì được thực hiện

Khi được giao tiếp chiểu dài dữ liệu là 8 bit, truyễn phát được thực hiện ở một thời

gian qua 8 port từ DB0-DB7

Giao tiếp với 8 bit MPU: nếu 8 bit MPU được sử dụng, truyền phát được thực hiện

hầu hết ở một lần qua 8 port từ DB0-DB7

Tuân tự thời gian thực hiện được thể hiện dưới giãn đồ sau:

Trang 34

Giao tiếp với 4 bit MPU: Khi được giao tiếp với chiều dài dữ liệu là 4 bít, duy nhất

4 port từ DB4 - DB7 được sử dụng như là đường dữ liệu Ở phần đâu tiên 4 bít cao (trong

trường hợp của chế độ đường 8 bit, nội dung của DBO - DB3) được truyén phát Như vậy

truyền phát được thực hiện trong hai lần Cờ bận đâu ra “1” sau khi truyền phát thứ nhì

Trang 35

CHƯƠNG V: GIGI THIEU DS1307

L.GIỚI THIẾU:

DS1307, là một trong những họ IC về đồng hồ thời gian thực (Real-Time Clock: RTC), tiết kiệm năng lượng, là một đồng hồ/lịch với đầy đủ mã BCD cộng với 56 byte của

NV (Nonvolatile) S&AM Địa chỉ và đữ liệu được truyền nối tiếp thông qua một ỨC”M là

một bus hai chiều Đồng hồ/lịch cung cấp các thông tin về thời gian như giây, phút, giờ, ngày, ngày tháng, tháng, và năm Bên cạnh đó, ngày cuối cùng của tháng được tự động điều chỉnh cho những tháng không quá 31 ngày, bao gôm các chức năng chỉnh sửa cho những năm

nhuận Đồng hỗ có thể hoạt động ở chế độ là 12 giờ hoặc chế độ là 24 giờ Ở chế độ hoạt động12 giờ thì đồng hồ có thêm chỉ báo la AM/PM DS1307 được gắn với một mạch cảm

biến nguôn, dùng đề phát hiện việc mắt nguồn và tự động chuyến sang nguồn pin cung cấp

* Tính năng:

e RTC đếm giây, phút, giờ, các ngày của tháng, tháng, các ngày của tuần, và năm với

năm nhuận có giá trị kéo dài đến năm 2100

56 byte, có nguồn pin dự phòng, ổn định RAM cho việc tích trữ dữ liệu

Lập trình được xung vuông ở ngõ ra tín hiệu

Tự động phát hiện việc mắt nguồn và chuyên sang chế độ dùng pin

Có hai loại là 8-Pin DIP hoặc SO

* Sơ đồ chân:

fr

woz FOSsSewo;r x2ml2 7 ( SGWIOUT

Vee OO 3 5E15CC Vwr[ll3 68 [Ser

Trang 36

GVHD: Th.s NGUYEN THI NGỌC ANH

GND,

Chuỗi giao diện

SCLy! bus va bé giai ma

thanh ghi dia chi

Trang 37

* Gian đồ thời gian của DS1307:

1 XI Kết nỗi với tinh thể thạch anh có tân sô chuẩn là 32.768KHz Mach

dao động bên trong được thiết kế để hoạt động với một tỉnh thể có

tính tải dung (C¡) bang 12.5pF X1 1a ngõ vào tới máy tạo dao động

và được nối với một mạch tao dao động ngoài có tần số 32.768KHz

Ngõ ra của mạch tạo dao động bên trong là X2, được để hở nếu một

2 X2

3 Vat Ngõ vào của nguồn dự phòng dùng pin Lithium chuẩn 3V hay các

loại nguồn khác Áp của pin phải được giữ giữa giới hạn min va max

để hoạt động đúng Các diodes néi tiếp giữa pin và chan Vpar có thể

làm hoạt động không đúng Nếu nguồn dự phòng không được lắp

vào, Vgar được nối đất Vp; dùng truy nhập vào RTC và RAM ngoài được đặt bởi mạch trong bang 1.25 x Vaarnominal M6t pin Lithium 48Ahr hoặc hơn có thé dự phòng cho DS1307 hơn 10 năm khi mắt

5 SDA Nhập/xuất dữ liệu nối tiếp SDA 14 cong nhap/xuat nôi tiệp cho dòng

ỨC Chan SDA được hở tải và cần một điện trở kéo lên bên ngoài

6 SCL Ngõ vào đồng hồ nỗi tiếp SCL là ngõ vào cho đồng hồ của ỨC và

được dùng đồng bộ dữ liệu trên mặt nói tiếp

7 SWQ/OUT | Xung vuông/điều khiến ra Khi tích cực, bit SQWE đặt lên mức 1,

chân SQW/OUT cho ra một trong bốn xung vuông có tần số (1KHz,

4KHz, 8KHz, 32KHz) Chân SQW/OUT hở tải và cần một điện trở kéo lên bên ngoài SQW/OUT hoạt động với cả Vcc hay Vpạr

SVTH: BÙI QUANG THÀNH

Trang 38

Là nguôn cung cập chính Khi áp được cung cập đúng trong giới hạn

thiết bị sẽ truy cập đầy đủ và đữ liệu có thể được ghi hay đọc Khi

một nguồn dự phòng được nối vào thiết bị và Vcc thấp hơn Vịp, đọc

và ghi bị cắm Tuy nhiên chức năng duy trì thời gian vẫn không bị ảnh hưởng bởi áp thấp

HI HOAT ĐÔNG CỦA DS1307:

DS1307 hoạt động như một thiết bị phụ thuộc trên bus ỨC Việc truy cập có thể thực

hiện khi thực hiện các điều kiện khởi động và cung cấp một mã nhận diện thiệt bị trong địa

chỉ thanh ghi Sau đó thanh ghỉ có thể được truy cập liên tục cho đến khi một điều kiện dừng

được thực hiện Khi Vcc thấp hơn 1.25 x Vpar, thiết bị sẽ bị ngừng việc truy xuất và khởi

động bộ đếm địa chỉ thiết bị các tín hiệu Các tín hiệu vào đến thiết bị sẽ không được nhận diện để tránh đữ liệu lỗi chép từ thiết bị vì một hệ thống bị sai Khi Vcc xuống thấp hơn

Vaart, thiết bị chuyển sang chế độ dự phòng có nguồn dòng thấp Một khi điện áp tăng lên,

thiết bị chuyển sang chế độ Vcc khi Vcc lớn hơn VpAr+0.2V và nhận diện tín hiệu vào khi

Vcc lớn hơn 1.25 x VpAt

COUNTOOWN CHAIN

Trang 39

LUẬN VĂN TỐT NGHIỆP

1 Mạch tạo dao đông:

gian khởi động thường là nhỏ hơn một giây

2 _Đô chính xác của đồng hồ:

dao động gin ngoài 32.768KHz Mạch dao động không cần

điện trở hay tụ điện để hoạt động Nêu dùng một tỉnh thể với các đặc tính đặc biệt thì thời

Độ chính xác của đông hô phụ thuộc vào độ chính xác của tỉnh thể và độ chính xác của

việc hòa hợp giữa dung kháng của mạch dao động và dung kháng mà tỉnh thể được gắn vào

Các lỗi xây ra do thay đổi tần số của tỉnh thể do thay đổi nhiệt độ Tín hiệu nhiệt từ mạch

ngoài vào mạch dao động có thể làm đồng hồ chạy nhanh

3 RTC và bản đồ đia chỉ RAM:

Thanh ghi RTC được đặt trong vùng địa chỉ từ 00H đến 07H Thanh ghi RAM được đặt

ở địa chỉ từ 08H đến 3FH Trong quá trình truy xuất nhiều byte, khi con trỏ địa chỉ đặt tới 3FH, thì kết thúc vùng nhớ RAM, và nó trở lại vùng 00H, đó là vùng bắt đầu của đồng hồ

00H CH 10 Seconds Seconds Seconds | 00-59

07H OUT | 0 | 8 | SOWE 0 | ñ | R31 | RS0 | Control =

Sơ đồ địa chỉ của DS1307 RTC và RAM

4 Đồng hồ và lịch:

Thông tin về thời gian và lịch có được bằng cách đọc các byte thanh ghi Thời gian và

lịch được cài đặt bằng cách viết các byte thanh ghi Nội dung của thời gian và lịch ở đạng

BCD Thanh ghi ngày trong tuần tăng vào giữa đêm Giá trị cho ngày trong tuần được xác lập bởi người dùng nhưng phải theo thứ tự

Ví dụ: nếu một là chủ nhật thì hai phải là thứ hai và tiếp tục

Các dữ liệu giờ và ngày đưa vào không logic sẽ làm hoạt động của IC không xác định Bit 7 của thanh ghi 0 là bit treo giờ (CHỊ) Khi nó được tích cực, máy tạo dao động bị ngừng

lại Khi xóa về 0, máy tạo dao động sẽ được phép hoạt động

Chú ý rằng trạng thái mở máy của tất cả các thanh ghi không được xác nhận Vì vậy,

điều quan trọng là phải bật mạch dao động (CH = 0) suốt quá trình xác nhận

DS1307 có thê chạy ở hai chê độ là 12 giờ hoặc 24 giờ Khi tích cực, chê độ 12 giờ được

chọn Trong chế độ này bit 5 là bit AM/PM với mức logic 1 là PM Trong chế độ 24 giờ bit 5

là bit 20 giờ (20 giờ đến 23 giờ) Giá trị của giờ phải được nhập lại khi nào chê độ 12 giờ hay

24 giờ được thay đôi

Khi đang đọc hay đang ghi các thanh ghi giờ và ngày, bộ đệm phụ (người dùng) được dùng dé tránh lỗi khi các thanh ghi nội cập nhật Khi đang đọc thanh ghi giờ và ngày, bộ đệm

người dùng được đồng bộ với thanh ghi nội vào lúc bắt đầu Thông tin về thời gian này vẫn

được đọc từ các thanh ghi phụ này trong khi đồng hồ vẫn tiếp tục chạy Điều này loại bỏ việc phải đọc lại thanh ghi trong trường hợp thanh ghi nội cập nhật trong quá trình đọc Divider

Ằ„Ằ„ỚÿỚNGaớ

Trang 40

chain (một chuỗi nào đó ngắt đoạn) bị reset trong bất cứ trường hợp nào thì thanh ghi giây

vẫn được ghi Việc chuyển giao quá trình ghi xảy ra trên ỨC được báo từ DS1307 Một khi Divider chain bj reset, thì để tránh kết quả bị trễ, những thanh ghi ngày và thời gian phải

được ghi không quá một giây

5 Thanh ghi điều khiến:

Thanh ghi điêu khiên trong DS1307 được dùng để điều khiển hoạt động của chân

SQW/OUT

BIT 7 BIT 6 BIT § BIT 4 BIT 3 BIT 2 BIT 1 BiT 0

OUT 0 0 SQWE 0 0 RS1 RSO

Bit 7: điều khiển ngõ ra Bit này điều khiển mức của chân SQW/OUT khi xưng vuông

ra bị tắt Nếu SQWE = 0, mức logic trên chân SQW/OUT là 1 nêu OUT = 1 và là 0 neu OUT

=0

Bit 4: cho phép xung vuông (SQWE) Khi đặt lên 1, cho phép ngõ ra máy tạo dao động Tần số của sóng vuông ra dựa trên giá trị của bit RS0 và RS1 Khi ngõ ra sóng vuông đặt =

1Hz, thanh ghi thời gian được cập nhật trên cạnh xuống của sóng vuông

Bit 1, 0: chọn mức (RS1, RS0) Những bịt này điều khiển tần số của sóng vuông ra khi sóng vuông ra đã được cho phép Bảng dưới đây chỉ ra tần số sóng vuông có thê được chọn từ những bit RS

máy chủ Thiết bị được điều khiển bởi máy chủ được gọi là máy con Bus phải được điều

khiên bởi máy chủ bằng cách phát ra giờ tuần tự (SCL), điều khiển việc truy xuất bus, và phát

ra những điều kiện bắt đầu và dừng DS1307 hoạt động như một máy con trên bus rc

* Việc chuyền đữ liệu có thể chỉ thực hiện được khi bus không bận

* Trong quá trình chuyển dữ liệu, đường truyền dữ liệu phải ổn định bất cứ khi nào đường clock ở mức cao Những thay đổi trên đường dữ liệu trong khi đồng hồ đang ở mức

cao thì sẽ được biên dịch như một tín hiệu điều khiến

Theo đó, những điều kiện của bus được định nghĩa như sau:

+ Bus không bận (Bus not busy): khi cả hai đường data và clock ở tích cực

+ Bắt đầu chuyển dữ liệu (Start data transfer): một thay đối trên đường dữ liệu từ tích cực

xuống không tích cực, trong khi đường clock ở tích cực, được định nghĩa là điều kiện bắt đầu + Kết thúc truyền đữ liệu (Stop data transfer): một thay đổi trên đường data, từ không tích cực lên tích cực, trong khi đường clock ở tích cực, được định nghĩa là điều kiện dừng

+ Dữ liệu giá trị (Data valid): trạng thái của đường data sẽ là dữ liệu có giá trị sau điều kiện

bắt đầu Đường data được ổn định trong suốt thời gian tích cực của đường clock Dữ liệu trên

đường truyền phải được thay đổi trong suốt thời gian không tích cực của đường clock Điều này được gọi là một xung clock trên bit của đữ liệu

Tiêu đề	Thiết kế và thi công mạch hiển thị số cuộc gọi đi và gọi đến
Thể loại	Dự án tốt nghiệp

Định dạng
Số trang	108
Dung lượng	3,69 MB