tiểu luận nhóm đề tài TÌM HIỂU CÁC HỌ CỔNG LOGIC, THIẾT KẾ VÀ MÔ PHỎNG MẠCH GIẢ ĐỊNH CÂN HÀNH LÝ KHI LÀM THỦ TỤC CHO HÀNH KHÁCH

HỌC VIỆN HÀNG KHÔNG VIỆT NAM KHOA ĐIỆN TỬ VIỄN THÔNG HÀNG KHÔNGĐIỆN TỬ SỐ Giảng viên: Thầy Nguyễn Minh Tùng Đề tài tiểu luận: TÌM HIỂU CÁC HỌ CỔNG LOGIC, THIẾT KẾ VÀ MÔ PHỎNG MẠCH GIẢ ĐỊ

HỌC VIỆN HÀNG KHÔNG VIỆT NAM KHOA ĐIỆN TỬ VIỄN THÔNG HÀNG KHÔNG

ĐIỆN TỬ SỐ

Giảng viên: Thầy Nguyễn Minh Tùng

Đề tài tiểu luận:

TÌM HIỂU CÁC HỌ CỔNG LOGIC, THIẾT

KẾ VÀ MÔ PHỎNG MẠCH GIẢ ĐỊNH CÂN HÀNH LÝ KHI LÀM THỦ TỤC CHO HÀNH

KHOA ĐIỆN TỬ VIỄN THÔNG HK NAM

Độc lập - Tự do - Hạnh phúc

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN

Phần đánh giá:

● Ý thức thực hiện:

● Nội dụng thực hiện:

● Hình thức trình bày:

● Tổng hợp kết quả:

(Quy định về thang điểm và lấy điểm tròn theo quy định của trường)

Tp Hồ Chí Minh, ngày tháng năm 2021

GIÁO VIÊN HƯỚNG DẪN (Ký và ghi rõ họ tên)

LỜI NÓI ĐẦU

Từ thời xa xưa đến nay, con người giao tiếp với nhau chủ yếu qua ngônngữ nói và ngôn ngữ hình thể Những gì họ giao tiếp, thu nhận và truyền đạt chonhau được gọi là thông tin Những thông tin này có thể ở dạng âm thanh, hìnhảnh, ký hiệu,…Ngày nay với sự phát triển mạnh mẽ và vượt bậc của công nghệ,những thông tin mà chúng ta truyền đạt đi hoặc thu nhận được không còn bị giớihạn bởi không gian và thời gian nữa Những thông tin này có thể được truyền đi

xa và có thể lưu giữ được là nhờ vào các thiết bị điện tử Những thông tin đượctruyền dẫn qua các thiết bị điện tử dưới dạng tín hiệu điện áp và dòng điện Cáctín hiệu này được phân làm 2 loại: tín hiệu liên tục và tín hiệu gián đoạn Tínhiệu liên tục là tín hiệu có sự thay đổi giá trị của một đại lượng tham chiếu nào

đó theo thời gian Tín hiệu gián đoạn với đặc trưng là tín hiệu số chỉ bao gồm 2mức điện áp: cao (hoạt động) và thấp (không hoạt động) Với sự phát triển củathời đại kỹ thuật số, hầu hết các board mạch điện tử đều sử dụng các IC số đượcđiều khiển bằng các mức điện áp logic quy định, nhằm giúp tối ưu hóa và bố cụchóa lệnh điều khiển Một người kỹ sư điện tử cần nắm vững về tính năng, đặcđiểm cũng như cách thức hoạt động của các họ IC số hiện nay để giúp củng cốkiến thức và nâng cao tay nghề trong lĩnh vực thiết kế, sửa chữa điện tử

MỤC LỤC

2.4.6 Khối giả định cân hành lý 18

CHƯƠNG 1: CẤU TẠO MẠCH ĐIỆN CỔNG LOGIC 1.1. Tìm hiểu về mạch điện cổng logic

1.1.1 Các họ IC cổng logic

Hầu hết toàn bộ vi mạch kỹ thuật số được chế tạo các linh kiện lưỡng cựchoặc các linh kiện hiệu ứng trường Các họ cổng logic khác nhau có têngọi và ký hiệu khác nhau

Các họ cổng logic xây dựng dựa trên việc tích hợp các linh kiện lưỡng cực bao gồm:

● Diode logic (DL)

● Resistor transistor logic (RTL)

● Diode transistor logic (DTL)

● Transistor transistor logic (TTL)

● Emitter coupled logic (ECL)

● Integrated injection logic (I2L)

Các họ cổng logic xây dựng dựa trên việc tích hợp các linh kiện hiệu ứng trường bao gồm:

● PMOS (sử dụng mosfet kênh P)

● NMOS (sử dụng mosfet kênh N)

● CMOS (sử dụng cả 2 loại mosfet kênh N và kênh P)

Một họ cổng logic được xây dựng dựa trên việc tích hợp cả 2 loại linh kiện lương cực và hiệu ứng trường là: Bi - MOS

Ba họ logic DL, RTL và DTL là một trong những họ cổng logic được chếtạo đầu tiên và có tầm quan trọng đối với lịch sử phát triển của điện tử số

Tuy nhiên cho đến nay 3 cổng logic này dần trở nên lỗi thời và ít được sửdụng khi có xuất hiện của họ cổng logic TTL Họ cổng PMOS và I2L chủyếu được sử dụng trong các mạch tích hợp quy mô lớn.

Ngày nay, các họ cổng logic được sử dụng rộng rãi và phổ biến là: TTL,CMOS, ECL, NMOS và Bi – MOS Trong đó, 2 họ cổng đứng đầu về khảnăng ứng dụng cao là TTL và CMOS

1.1.2 Các loại vi mạch

Vi mạch với tên gọi thông dụng là chip hay IC (Integrated Circuit) làmạch tích hợp các linh kiện bán dẫn hay thụ động trong một khối thiết kếnhất định để thực hiện một hoặc một số chức năng nhất định Vi mạchđược phân loại dựa trên mật độ tích hợp của vi mạch đó, bao gồm:

● Small – scale Integration (SSI): có mật độ tích hợp nhỏ với các IC ít hơn

12 cổng logic

● Medium - scale Integration (MSI): có mật độ tích hợp lớn hơn với các IC

từ 12 đến 99 cổng

● Large - scale Integration (LSI): có mật độ tích hợp lớn hơn MSI

● Very large - scale Integration (VLSI): có mật độ tích hợp có thể

đạt 10.000 cổng

● Ultra large – scale Integration (ULSI): với hơn 100.000 cổng trong 1 IC

● Giga – scale Integration (GSI): có mật độ tích hợp trên 1 triệu cổng

⇨Xã hội ngày càng phát triển kéo theo công nghệ tích hợp IC cũng

phát triển với tốc độ rất nhanh Bằng chứng là việc các IC hiện nay được chế tạo với kích thước rất nhỏ nhưng có mật độ tích hợp vô cùng lớn

1.2. Mạch logic tổ hợp TTL

1.2.1 Các chủng loại IC họ TTL

Các chủng loại IC họ TTL được chế tạo từ việc tích hợp các transistorlưỡng cực (BJT) Các chủng loại IC họ TTL được phân biệt dựa vào các

ký tự đầu của ký hiệu Có 2 dạng ký hiệu là: 74xxx và 54xxx Đối với loại74xxx hoạt động trong dải nhiệt độ từ 0 700C, được sử dụng rộng rãi vàphổ biến Đối với loại 54xx có dải nhiệt độ hoạt động rộng hơn từ -55

1250C, được ứng dụng trong các môi trường đặc biệt chẳng hạn như

trong quân đội Các chủng loại IC họ TTL bao gồm:

✔ Standard TTL: là dạng IC họ TTL chuẩn Ký hiệu: 74 và 54

✔ Low power TTL: là dạng IC họ TTL công suất thấp Ký hiệu: 74L và 54L

✔ High power TTL: là dạng IC họ TTL công suất cao Ký hiệu: 74H và 54H

✔ Schottky TTL: là dạng IC họ Schottky TTL có ưu điểm giảm thời gian trễcủa mạch bằng cách ngưng không cho các transistor cấu tạo rơi vào trạngthái bão hòa sâu Ký hiệu: 74S và 54S

✔ Low power schottky TTL: là dạng IC họ Schottky TTL có công suất thấp

Các IC họ TTL chỉ cho phép cấp nguồn 5V, dao động từ 4.5V

điện áp từ 2 5V được quy định là mức logic 1

Đối với đầu ra: điện áp từ 0 0.4V được quy định là mức logic 0

điện áp từ 2.4 5V được quy định là mức logic 1

Các mức điện áp nằm ở khoảng giữa là các khoảng điện áp treo, không xác định được mức logic

● Các IC thuộc họ TTL khi kết nối trong mạch nếu ngõ vào nào khôngđược kết nối tín hiệu thì mặc định ngõ vào đó có mức logic 1 Đây đượccoi là ngõ vào thả nổi

✔ Thông số

VOL(max): là mức điện áp đầu ra tối đa để đạt mức logic 0.

IIH: là dòng điện ngõ vào ở mức logic 1

IIL: là dòng điện ngõ vào ở mức logic 0

IOH: là dòng điện ngõ ra ở mức logic 1

IOL: là dòng điện ngõ ra ở mức logic 0

Công suất tiêu thụ:

Lượng công suất tiêu thụ của một IC được tính bằng dòng điện ICC lấy

từ nguồn VCC Ta có công thức xác định công suất tiêu thụ như sau:

P = I CC x V CC Thời gian trì hoãn (delay):

Bất kì một tín hiệu logic nào khi đi qua một mạch điện luôn có

1 xuống 0

Lề nhiễu:

Lề nhiễu có thể hiểu nôm na là các mức điện áp không mong muốnxuất hiện trong mạch, do tác động từ các điện từ trường phát sinh trongmạch hoặc bị tác động từ bên ngoài

Hình 1.3: Lề nhiễu

Ta có: VNL: lề nhiễu mức thấp

VNH: lề nhiễu mức caoCông thức xác định:

VNL = VIL(max) – VOL(max)

VNH = VOH(min) – VIH(min)

1.3. Cấu tạo mạch điện cổng NAND TTL

1.3.1 Sơ đồ nguyên lý

Hình 1.4: Sơ đồ nguyên lý cổng NAND họ TTL (bên trái) và sơ

đồ mạch tương đương của transistor Q1 (bên phải)

Ở hình 1.4 chỉ minh họa mạch cổng NAND TTL 2 đầu vào là A và B

Có thể mắc thêm nhiều đầu vào với cách mắc tương tự A, B

1.3.2 Nguyên lý hoạt động

✔ Q1 sẽ ở trạng thái ON khi một trong 2 diode D2 và D3 được phân cựcthuận Khi Q1 ON Q2 OFF do cực B của Q2 không có dòng chạy vào Khi

Q2 OFF cực C của Q2 có mức điện áp cao Q3 ON Đồng thời do Q2 OFFnên Q4 cũng OFF do không được phân cực Như vậy, Y sẽ cho ra mứcđiện áp cao

✔ Q1 sẽ ở trạng thái OFF khi cả 2 diode D2 và D3 bị phân cực nghịch Lúcnày Q2 sẽ ON vì dòng điện từ Vcc đi qua R1 và D4 phân cực cho cực Bcủa Q2 Khi Q2 ON kéo hết dòng điện về mass làm Q3 OFF, đồng thời làm

Q4 ON Như vậy, Y sẽ cho ra mức điện áp thấp

logic cao được Do đó cần kết nối một điện trở kéo lên nguồn Vcc là RP để khắc phục tình trạng đó.

✔ Khi Q4 OFF thì điện áp ra sẽ có mức cao và chính bằng Vcc

1.4.3 Ưu điểm – Khuyết điểm của mạch

Hình 1.6: Sơ đồ kết nối các ngõ ra của mạch TTL hở cực thu

Dựa vào hình 1.6, các điểm ra nối chung hoạt động như 1 cổng AND ảo

● Ứng dụng việc dùng trở kéo lên nguồn điện thế cao để chế tạo ra các IC dùng cho các tải đặc biệt

Nhược điểm: Mạch hoạt động còn bị ảnh hưởng bởi giá trị điện trở RP Điện trở RP phải có giá trị đủ nhỏ để khi có dòng tải thì điện áp ngõ ra

không nhỏ hơn VOH(min) Bên cạnh đó, giá trị điện trở RP cũng phải đủ lớn

để giới hạn được dòng qua Q4 khi Q4 dẫn, đảm bảo ngõ ra mức thấpkhông lớn hơn VOL(max)

1.5. Cấu tạo mạch điện cổng logic có ngõ ra ba trạng thái

1.6. Tìm hiểu về khả năng tỏa ra (Fan out)

1.6.1 Khái niệm về “Fan out”

Fan out là hệ số tải hay còn được gọi là khả năng tỏa ra được định nghĩa

là số lượng ngõ vào tối đa của một IC có thể nối với ngã ra của một ICcùng loại mà vẫn đảm bảo mạch hoạt động ổn định

⇨ Để an toàn khi sử dụng mạch ta chọn giá trị Fan – out nhỏ hơn là 10

CHƯƠNG 2: THIẾT KẾ MẠCH CÂN HÀNH LÝ

2.1 Yêu cầu đề bài:

Thiết kế mạch giả định cân hành lý khi làm thủ tục cho hành khách:

Mạch sẽ hiển thị ngẫu nhiên trong khoảng 5 Kg đến 30 Kg

Mạch sẽ thể hiện thông báo số cân nặng của hành lý vượt quá 15 Kg

Giả định nút nhấn (button) trong mô phỏng trên Proteus hoạt động

như một cái cân (a scale) với nguyên lý sau:

- Khi có vật nặng đặt lên cân tương ứng với việc ta tác động lực đặt lên nút nhấn trong mạch thiết kế (nhấn giữ nút nhấn)

- Khi vật nặng được bỏ xuống khỏi cân tương ứng với việc nút

nhấn bật ra (thả nút nhấn)

- Hướng thứ 1 : sử dụng vi điều khiển để lập trình hiển thị led 7 đoạn

và đèn báo Hướng giải quyết này sẽ giúp tối ưu hóa linh kiện ta sử dụng

và khiến việc thiết kế, cài đặt mạch trở nên dễ dàng hơn Tuy nhiên vìmôn học này là môn điện tử số, chúng ta đang tìm hiểu về cấu tạo và chứcnăng hoạt động của từng linh kiện, từng cổng logic rời rạc cụ thể Do đó

để thể hiện được độ hiểu sâu và vận dụng cao những gì đã học trong mônhọc này em quyết định thực hiện hướng thứ hai

- Hướng thứ 2 : Vận dụng các cổng logic và các IC số để cài đặt

mạch Cách này sẽ tốn nhiều linh kiện hơn hướng 1, tuy nhiên nó sẽ đánhgiá được một cách khách quan và chi tiết trong cách vận hành mạch

- Vì yêu cầu thứ nhất buộc ta phải hiển thị một số ngẫu nhiên từ 5đến 30 nên điều đầu tiên cần làm là thiết kế một mạch đếm cho đếm lên

từ 5 đến 30 rồi quay lại chu kỳ đếm

- Vì yêu cầu là hiển thị ngẫu nhiên nên ý tưởng ở đây là khi ta chưanhấn nút tức là chưa có vật nặng đặt lên cân thì hiển thị lên led 7 đoạn số

00 Lúc này ta vẫn cho xung đếm chạy bình thường Tiếp theo, khi nhấnnút tức là khi cân hành lý thì sẽ dừng xung cấp cho mạch đếm bằng cáchcho xung cấp không dao động (nối VCC), lúc này mạch sẽ ngừng đếm và

ta sẽ giải mã hiển thị số đếm tương ứng trên led 7 đoạn

- Yêu cầu thứ 2 là báo hiệu khi số cân lớn hơn 15 Lúc này chỉ cần sửdụng các cổng so sánh hoặc IC so sánh để thực hiện và hiển thị báo hiệubằng việc làm sáng led.

2.3 Sơ đồ khối của mạch thiết kế

Hình 2.1: Sơ đồ khối mạch giả định cân hành lý cho hành khách

Dấu mũi tên (→) trên sơ đồ khối thể hiện sự tác động của khối này đếnkhối kia Sơ đồ khối thể hiện một cách tường minh và bao quát cách vận hànhmạch Sơ đồ hình 2.1 là sơ đồ khối theo logic, không hề tuân theo một quy địnhkhoa học nào cụ thể

2.4 Chức năng của từng khối thiết kế

Hình 2.2: Tổng quan về các khối thiết kế trên proteusMạch gồm 7 khối cơ bản bao gồm: khối nguồn cấp 5V, khối tạo xungvuông, khối xử lý mạch cân hành lý, khối mạch đếm tuần hoàn từ 5 đến 30, khối

xử lý – giải mã hiển thị led 7 đoạn, khối giả định cân hành lý và khối hiển thị số

Kg và đèn báo hiệu Cùng đi tìm hiểu chức năng của từng khối:

2.4.1 Khối nguồn cấp 5V

Hình 2.3: Sơ đồ nguyên lý khối nguồn cấp 5V

Ở khối nguồn cấp 5V ta đi tiến hành hạ áp và chỉnh lưu từ nguồn điện xoay chiều 220V có tần số f = 50 Hz

Đầu tiên, ta hạ áp từ 220VAC xuống còn 9VAC thông qua máy biến áp

Tiếp theo, vì điện áp 9V sau khi hạ áp còn là điện áp xoay chiều nên tiếnhành chỉnh lưu về dạng một chiều thông qua cầu diode.

Tín hiệu điện áp sau khi chỉnh lưu ta cho qua một tụ lọc C1 = 2200uF đểsang phẳng điện áp thành một chiều rồi sau đó cho qua IC 7805 để ghim

áp ra tại 5V Tụ C2 = 2200uF và C3 = 100nF có tác dụng lọc nhiễu chomạch một lần nữa để đảm bảo dạng sóng ra ghim áp tại điện áp một chiều5V

2.4.2 Khối tạo xung vuông

Hình 2.4: Sơ đồ nguyên lý khối tạo xung vuông

Ta sử dụng IC555 để tạo ra xung vuông có D% = 50% và f = 1KHz

Nguồn cấp cho IC555 là nguồn 5V (VCC) được tạo ra ở mạch nguồn

Diode D1 có tác dụng ngăn dòng điện nạp cho tụ C4 đi qua R2

Diode D2 có tác dụng dẫn dòng điện xả của tụ C4 đi về mass Gắn thêm D2

để tạo sự cân bằng giữa 2 nhánh nạp và xả cho tụ C4 tạo ra D% = 50%

Muốn tạo xung vuông có tần số 1KHz thì thời gian nạp và thời gian

xả của tụ điện C4 phải bằng nhau

Ta có công thức tính chu kỳ của dạng sóng vuông:

1 1

T = ln(2).(R1 + 2R2).C4 = f = 1000 = 0.001 (s)Chọn C4 = 1 (uF)

Mà để tạo ra D% = 50% tức là thời gian nạp và xả của tụ phải bằng nhau

Ta thiết kế mạch sử dụng 2 diode để khi nạp: dòng điện sẽ đi qua R1 và

D1 nạp vào tụ C4 và khi xả: dòng điện xả qua R2 qua D2 về mass

Ở khối này ta tiến hành đi chọn xung CLK cấp cho “khối mạch đếm tuần hoàn từ 5 đến 30” bằng việc sử dụng Mux 4 – 1 là IC chọn kênh

flip-Khi THE SCALE = 1 chân reset sẽ bị vô hiệu và flip-flop nhận xung

kích CLOCK Khi 2 đầu ra Q ở mức 1 hết thì qua cổng AND sẽ cho mức

1 Lúc này cổng OR ra sẽ luôn có mức 1 làm 2 flip-flop dừng đếm Do

đó, IC chọn kênh sẽ chọn kênh 3 tức là cho đầu ra CLK = 1

2.4.4 Khối mạch đếm tuần hoàn từ 5 đến 30

Hình 2.6: Sơ đồ nguyên lý khối mạch đếm tuần hoàn từ 5 đến 30

Vì mạch đếm đến 30 nên cần tối thiểu 5 Flip-Flop JK mắc theo kiểu mạchđếm lên không đồng bộ Ở đây ta có 2 điều cần giải quyết: thứ nhất là làm sao

để mạch đếm bắt đầu từ 5? Thứ 2 là làm sao để mạch đếm tới 30 rồi quay về 5?

Ở vấn đề thứ nhất: Dựa vào hình 2.6, từ trái qua phải ta gọi tên lần lượt

các Fip-Flop từ Flip-Flop 0 đến Flip-Flop 4, các chân của Flip-Flop cũng tương ứng với số thứ tự này Để mạch đếm bắt đầu từ 5 thì buộc Q0 = Q2

= 1 và Q1 = Q3 = Q4 = 0 Để thực hiện được điều này ta mắc R3 và C6 nhưtrên hình Ngay tại thời điểm khi vừa khởi động mạch, vì tụ C6 dẫn điện

về mass hết nên điểm ra lấy giữu R3 và C6 có mức 0 Mức 0 này sẽ được cấp tương ứng vào các chân SET của Flip-Flop 0 và Flip-Flop 2 Đồng thời, mức 0 này cũng được cấp vào các chân RESET của Flip-Flop 1,3 và

4 để mạch đếm bắt đầu từ 5 Sau khi khởi động mạch một thời gian ngắn thì do tính chất của tụ là khi nạp đầy sẽ ngăn dòng qua nó nên điểm ra có mức logic 1 và cho 5 Flip-Flop đếm lên bình thường

Ở vấn đề thứ hai: để mạch đếm từ 30 quay về 5 thì số trung gian chuyểnđổi là số 31 tức 31 sẽ là tín hiệu để mạch đếm về 5 Khi mạch đếm tới 31thì 5 đầu ra Q của 5 Flip-Flop đều ở mức 1 hết Ta có 5 đầu ra Q vào cổngNAND 5 đầu vào để tín hiệu lấy sau cổng NAND là mức 0 Lúc này tínhiệu sau cổng NAND cùng với tín hiệu ra lấy giữa R3 và C6 đi qua mộtcổng AND để cấp cho các chân SET: S0, S2 và các chân RESET: S1, S3,

S4 đếm về 5 Tín hiệu ta cần cấp cho các chân SET và RESET phía trên làmức 0 để đếm 5 nên cho 2 tín hiệu kích đếm 5 qua cổng AND, vì chỉ cần

1 tín hiệu có mức 0 mạch sẽ đếm 5

2.4.5 Khối xử lý – giải mã hiển thị led 7 đoạn

Hình 2.7: Sơ đồ nguyên lý khối xử lý – giải mã hiển thị led 7 đoạnMột điều đặc biệt là khi mã BCD lớn hơn 9 thì không còn đúng nữa, do

đó việc hiển thị Led 7 đoạn sẽ bị sai Ta xét các điều kiện sau:

Khi mạch đếm < 10 thì cộng 5 bit đếm từ khối mạch đếm cho

0 Khi mạch đếm > 9 và < 20 thì cộng 5 bit đếm cho 6

Khi mạch đếm > 19 và < 30 thì cộng 5 bit đếm cho 12