Chỉ cần 1 trong 3 chân này ở mức logic không phù hợp thì IC sẽ bị cấm ngay lập tức tất cả các ngõ ra đều ở mức logic cao bất chấp trạng thái ở các ngõ vào còn lại... Khi IC đang hoạt độn
Trang 1Chương 4: IC 74138
* Giới thiệu IC 74138:
IC 74138 là loại IC dùng giải mã/giải đa hợp (Decoder/Demultiplexer) làm việc được với tần số cao, nó đặc biệt thích hợp khi dùng làm bộ giải mã địa chỉ tác động vào chân chọn IC (Chip Select) của các IC nhớ lưỡng cực
IC 74138 có sơ đồ chân như sau:
SƠ ĐỒ CHÂN IC 74138
Chức năng các chân của IC 74138:
VCC, GND: dùng cấp nguồn cho IC hoạt động VCC được nối đến cực dương của nguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V)
A0, A1, A2: các ngõ vào chọn trạng thái ngõ ra (có thể coi như đây là các đường địa chỉ của IC 74138) Tổ hợp trạng thái logic của 3 ngõ vào này ta sẽ được 8 trạng thái logic khác nhau
ở 8 ngõ ra của IC (23 = 8)
E1, E2, E3: 3 ngõ vào điều khiển IC IC chỉ được phép hoạt động bình thường khi cả 3 chân này đều ở mức logic cho phép IC hoạt động (cụ thể là E1, E2 ở mức logic thấp, E3 ở mức logic cao) Chỉ cần 1 trong 3 chân này ở mức logic không phù hợp thì IC sẽ bị cấm ngay lập tức (tất cả các ngõ ra đều ở mức logic cao) bất chấp trạng thái ở các ngõ vào còn lại
16
15
14
13 12 11 10 9
V CC
GND
A 0 A 1 A 2 E 1 \ E 2 \ E 3 O 7 \
O 0 \ O 1 \ O 2 \ O 3 \ O 4 \ O 5 \ O 6 \
74138
Trang 2O0 – O7: các ngõ ra của IC Tùy thuộc vào trạng thái của các đường địa chỉ mà ta có trạng thái ở ngõ ra tương ứng Khi IC đang hoạt động bình thường (cả 3 chân điều khiển đều ở mức logic cho phép) thì tại một thời điểm nhất định chỉ có một ngõ ra duy nhất được ở mức logic thấp, tất cả các ngõ còn lại đều phải
ở mức logic cao
IC 74138 có sơ đồ mô tả hoạt động bên trong như sau:
Bảng trạng thái của IC 74138:
A 0
A 1
O 6
Trang 31\ 2\E E3 A0 A1 A2 O\0 O\1 O\2 O\3 O\4 O\5 O\6 O\7 H
X
X
L
L
L
L
L
L
L
L
x
H
x
L
L
L
L
L
L
L
L
X x L H H H H H H H H
x x x L H L H L H L H
x x x L L H H L L H H
x x x L L L L H H H H
H H H L H H H H H H H
H H H H L H H H H H H
H H H H H L H H H H H
H H H H H H L H H H H
H H H H H H H L H H H
H H H H H H H H L H H
H H H H H H H H H L H
H H H H H H H H H H L
H: HIGH Voltage Level
L: LOW Voltage Level
x: Don’t care
* Nguyên tắc hoạt động của IC 74138:
Dựa vào bảng trạng thái ta thấy: chỉ cần 1 trong 3 chân cho phép (E1, E2, E3) ở trạng thái cấm (không cho phép IC hoạt động) thì tất cả các ngõ ra của IC 74138 đều ở mức logic cao bất chấp trạng thái logic của các chân địa chỉ (A0, A1, A2) Chẳng hạn như khi chân E1 ở mức logic cao thì tất cả các ngõ ra của IC đều ở mức logic cao, bất chấp trạng thái của các chân còn lại như: E2, E3, A0, A1, A2
Ta nhận thấy khi cả 3 đường địa chỉ đều ở mức logic thấp 00h (với điều kiện là các ngõ vào điều khiển đều phải ở mức
Trang 4logic thích hợp để IC hoạt động) thì chỉ có duy nhất một ngõ ra đầu tiên là ở mức logic thấp, tất cả các ngõ ra còn lại đều ở mức logic cao
Khi địa chỉ đưa vào IC tăng lên một (01h) thì mức logic thấp này được chuyển đến ngõ ra thứ hai và cũng chỉ có duy nhất ngõ ra này ở mức logic thấp
Khi địa chỉ đưa vào IC là 08h thì mức logic thấp sẽ ở ngõ
ra cuối cùng (O7)
Như vậy, mức logic thấp ở ngõ ra sẽ di chuyển tương ứng với địa chỉ đưa vào IC
V IC 74373:
* Giới thiệu IC 74373:
IC 74373 gồm 8 mạch chốt là các Flip-Flop cùng với 8 bộ đệm ngõ ra 3 trạng thái IC này có hai chân điều khiển: một chân cho phép nhập dữ liệu vào IC, chân còn lại quyết định việc xuất dữ liệu của IC, cả hai chân này làm việc độc lập với nhau Trạng thái logic ở ngõ vào và ngõ ra của IC không đảo nhau
IC 74373 có sơ đồ chân như sau:
SƠ ĐỒ CHÂN IC 74373
Chức năng các chân của IC như sau:
16
15 14 13 12 11
9 10
V CC
GND OE\ O 1 D 1 D 2 O 2 O 3 D 3
O 8 D 8 D 7 O 7 O 6 D 6 D 5
74373
20 19 18 17
D 4 O 4
O 5 LE
Trang 5VCC, GND: tương tự như các IC trên, hai chân này cũng dùng để cấp nguồn nuôi cho IC, VCC cũng nối với +5V, GND được nối mass
LE: latch enable, chân cho phép chốt dữ liệu Khi chân này
ở mức logic cao thì dữ liệu mới được phép nhập vào IC, khi nó ở mức logic thấp thì dữ liệu mới không được phép nhập vào và dữ liệu cũ (đã được đưa vào trước đó) vẫn còn ở ngõ ra của nó
OE: output enable, chân cho phép xuất dữ liệu Khi chân này ở mức logic thấp thì dữ liệu ở ngõ ra của Flip-Flop (bên trong IC) được đưa ra ngoài Ngược lại, khi chân này ở mức logic cao thì dữ liệu không được phép đưa ra ngoài và tất cả cá ngõ ra đều ở trạng thái tổng trở cao
D1 – D8: data inputs, các ngõ vào của IC Dữ liệu được đưa vào IC thông qua các ngõ này
O1 – O8: outputs, các ngõ ra tương ứng với các ngõ vào trên Cụ thể là ngõ ra O1 tương ứng với ngõ vào D1, O2 tương ứng với D2,… O8 tương ứng với D8
IC 74373 có sơ đồ nội bộ như sau:
SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN TRONG CỦA IC 74373
LATCH
ENABLE
LE
D G
D
D 1
D
OUTPUT
ENABLE
OE
Trang 6Bảng các trạng thái hoạt động của IC 74373:
OUTPUT
ENABLE
(OE)
LATC
H ENAB LE (LE)
Dn On
L
L
L
H
H H L X
H L X X
H L
Q0
Z
H: HIGH Voltage Level
L: LOW Voltage Level
Z: High Impedence (tổng trở cao)
X: Immaterial (không quan trọng)
Dn: ngõ vào thứ n của IC
On: ngõ ra thứ n (tương ứng ngõ vào thứ n)
* Nguyên tắc hoạt động của IC 74373:
Dựa vào bảng trạng thái ta nhận thấy dữ liệu mới chỉ được phép truyền qua IC khi cả hai chân điều khiển (LE và OE) ở mức logic thích hợp: LE ở mức logic cao, OE ở mức logic thấp Khi cả hai chân điều khiển ở trạng thái này thì dữ liệu ở ngõ vào sẽ được đưa vào bên trong IC (truyền qua các Flip-Flop) và đưa thẳng ra ngoài thông qua các cổng đệm ngõ ra 3 trạng thái
Khi chân OE ở mức logic thấp (cho phép) mà chân LE cũng ở mức logic thấp (cấm) thì dữ liệu ở ngõ ra của IC là dữ
Trang 7liệu cũ (vừa mới được truyền qua IC) Lúc này dữ liệu mới ở ngõ vào sẽ không được phép nhập vào IC
Ngược lại, khi chân OE ở mức logic cao thì ngõ ra của IC sẽ ở trạng thái tổng trở cao, bất chấp trạng thái logic của các ngõ vào còn lại Mặc dù ngõ ra ở trạng thái tổng trở cao nhưng dữ liệu ở ngõ vào (nếu có) vẫn được phép đưa vào IC (đưa đến ngõ ra của các Flip-Flop ở bên trong IC) Dữ liệu này sẽ được phép truyền đến ngõ ra khi chân OE về lại mức logic thấp
Khi cả hai chân điều khiển đều ở trạng thái cấm (chân OE
ở mức logic cao, chân LE ở mức logic thấp) thì ngõ ra sẽ ở trạng thái tổng trở cao và ngõ vào sẽ không được phép nhập dữ liệu mới vào Như vậy, ở trạng thái này thì IC hoàn toàn không giao tiếp với bất kỳ linh kiện nào khác ở cả ngõ vào và ngõ ra
