Lý do đê VLSI được chọn va phat trien - Trước đây, khi muôn thiết kê một hệ thong mạch, chúng ta phải thiết kê từ những IC chuẩn thiết kê sẵn sử dụng công nghệ TTL Transistor — Transi
Trang 1THIET KE VI MACH VLSI ASIC
Tài liệu tham khảo:
- “ASIC lập trình được”, Tông Văn On, NXB Thông Kê, 2004
- “Thiệt kê hệ thông VLSI”, Đinh Sỹ Hiên, NXB ĐHQG TPHCM
- “The VLSI Handbook’, Wai Kai Chen
Thai nguyén 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 1
Trang 2Chuong 1 TONG QUAN
1.1 Tim hiéu vé VLSI
1.2 Ly do dé VLSI duoc chon va phat trién
Trang 31.1 Tim hiéu vé VLSI
* Ss!l (Small Scale Integration — Mach tich
hợp cỡ nhỏ) 1970
„ Trên mạch chỉ có thê chứa được từ 1 đên 10
cong logic (NAND, NOR, v.v.)
= Chu yéu ap dụng cho các bài toán nhỏ nhứ
thiêt kê các máy tính dién tu cam tay
Thái nguyên 08/2008 Thiết kê vi mạch VLSI - ASIC - FPGA
Trang 41.1 Tim hiéu vé VLSI
VD May tinh cam tay
Hình 1.1 — Kích thước chip lớn nhưng chức năng nhỏ
Thái nguyên 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 4
Trang 51.1 Tim hiéu vé VLSI
*Ms!I (Medium Scale Integration — Mach tích hợp cỡ trung binh)
- Ngoài việc tích hợp các công logic, các mạch
còn được mở rộng tích hợp thêm các bộ đêm
và các chức năng logIc tương đương
Thái nguyên 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 5
Trang 61.1 Tim hiéu vé VLSI
* LSI (Large Scale Integration — Mach tich hợp cỡ lớn)
„ Được tích hợp với nhiêu chức năng logic
hơn, thậm chí có cá bộ vị xử lý hoàn chỉnh trong một chịp
Thái nguyên 08/2008 Thiết kê vi mạch VLSI - ASIC - FPGA
Trang 71.1 Tim hiéu vé VLSI
Trang 81.1 Tim hiéu vé VLSI
* VLSI(verry large scale integation)
„ Mọi thứ đêu có trong một chíp
Trang 91.1 Tim hiéu vé VLSI
Thai nguyén 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 9
Trang 101.1 Tim hiéu vé VLSI
——=3JrA0
i) 42Ô v.v
> J ee
/
y
Trang 111.2 Lý do đê VLSI được chọn
va phat trien
- Trước đây, khi muôn thiết kê một hệ thong mạch, chúng ta phải thiết kê từ những IC
chuẩn thiết kê sẵn sử dụng công nghệ
TTL (Transistor — Transistor Logic)
Thai nguyén 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA
Trang 12
Hinh 1.3 — Mét vi du vé 1 mach được thiết kê trên các IC chuẩn TTL
Thai nguyén 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 12
Trang 131.2 Ly do dé VLSI duoc chon
va phat trien
: Khi công nghệ CMOS ra đời, hàng triệu
transistor có thê chứa trong một miêng
silic nhỏ
- Các kỹ sư bắt đâu nhận ra lợi ích của việc
thiét kê một IC đáp ứng yêu câu cụ thé cho một hệ thông thay vì phải thiệt kế
chúng từ các IC chuẩn riêng biệt
Thái nguyên 08/2008 Thiết kê vi mạch VLSI - ASIC - FPGA
Trang 141.2 Lý do đê VLSI được chọn
va phat trien
: Các kỹ sư sẽ phân tích và thiết ra một IC duy nhất đề giải bài toán đó, không cân sự chắp nôi của nhiêu IC khác nhau, giảm khả năng lỗi, giảm thời gian chờ giữa các
iC, gia thành hạ
Thái nguyên 08/2008 Thiết kê vi mạch VLSI - ASIC - FPGA
Trang 151.3 ASIC la gi?
‘ASIC viét tat của: Application-Specific
integrated Circuit
: Là một IC được thiêt cho một mục đích
noac mot hệ thong cu the (Full custom IC )
- Thực chat la mét dai cac transistor MOS chưa được kết nôi
- Việc kết nỗi để tạo thành mạch cụ thê
phục thuộc vào người sử dụng
Thái nguyên 08/2008 Thiết kê vi mạch VLSI - ASIC - FPGA
Trang 161.4 FPGA Ia gi?
* FPGA la tap hop cac cell logic lap trinh
được nỗi với nhau bằng ma trận chuyễn
mạch lập trinh được
- Đề trở thành một mạch cụ thê, ma trận
chuyên mạch sẽ được lập trình để định
tuyên các tín hiệu giữa các khôi logic
Thái nguyên 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 16
Trang 171.4 FPGA Ia gi?
- Câu trúc của FPGA
„ Các khôi logic cơ bản lập trình được (logic block)
„ Hệ thông mach liên kết lập trình được
„ Khôi vào/ra (IO Pads)
„ Phân tử thiêt kê sẵn khác như DSP slice
RAM, ROM, nhân vi xử lý
Thái nguyên 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 17
Trang 19I/O Cell— Wire Segments Logic Block
0 1 2 3
Thai nguyén 08/2008 a) S block detail b) C block detail Slide 19
Trang 20Thai nguyén 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 20
Trang 211.4 FPGA Ia gi?
* So sanh FPGA voi ASIC
„ Xét cùng một ứng dụng thì thiết kê trên ASIC
đạt được mức độ tôi ưu hơn thiết kê trên
FPGA
„ FPGA hạn chê trong các tác vụ đặc biệt
„ FPGA có khả năng tái lập trình đơn giản, thiết
kê ứng dụng dễ dàng nên chỉ phí và thời gian
sản xuât giảm
Thái nguyên 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 21
Trang 221.4 FPGA Ia gi?
* Cac chip FPGA va ASIC cung voi cac gói
phan mem thiệt kê mạch thường được
các công ty thiệt kê sẵn cho người sủ
dung nhw Xilinx, Altera
: Các gói phân mêm này tích hợp day đủ quy trình từ “bắt đâu” đên ra “sản phẩm”, mợi thao tác hoàn toàn trong suốt với
người sử dụng
Thái nguyên 08/2008 Thiết kê vi mạch VLSI - ASIC - FPGA
Trang 23Thiét ké
|
Mô phỏng Chạy thử
Phần mêm thiết kê ASIC/FPGA
Thái nguyên 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 23
Trang 241.4 FPGA Ia gi?
- Ứng dụng:
„ Xử lý tín hiệu sô, hàng không, vũ trụ, quôc
phòng, tiên thiết kê mâu ASIC (ASIC prototyping), nhận dạng ảnh, nhận dạng tiêng
noi, mat ma hoc, mo Ninn phan cung may tỉnh
Thái nguyên 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 24
Trang 251.4 FPGA Ia gi?
: Ứng dụng:
= Do tinh linh động cao trong quá trình thiết kê
cho phep FPGA giai quyet lớp những bài toán
phức tạp mà trước kia chỉ thực hiện nhờ phan
mem may tinh
„ Ngoài ra nhờ mật độ công logic lon FPGA
được ứng dụng cho những bài toán đòi hỏi
khôi lượng tính toàn lớn và dùng trong các hệ thông làm việc theo thời gian thực
Thái nguyên 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 25
Trang 261.09 NL lap trình cho vị mạch
- Tạo các kêt nỗi hợp lý giữa các Cell logic
noac gitva cac transistor tich hop san dé
tao thann mach co chuc nang theo yêu
Cau
Thai nguyén 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA
Trang 271.09 NL lap trình cho vị mạch
: Có hai công nghệ tạo liên kết:
ae tất các cell hoặc transistor đã được liên
Xi: đây đủ với nhau, al được lap trình hệ thông sẽ DI bo Cac môi liên kêt chỉ giữ lại
cac liên kêt thuộc vê mạch
„ 2 là tat cả các cell hoặc transistor chưa được
liên kêt, hệ thông lập trinh sẽ tạo liên kêt giữa
các cell đề tạo thành mạch
Thái nguyên 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA Slide 27
Trang 281.6 SO sánh lập trình vi mạch và
lập trình phân mềm
- Thao luan so sanh
Thai nguyén 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA
Trang 29Chương 2: Cong nghe CMOS
* Complementary Metal Oxide silicon (oxit Kim loại bủ)
- La một lOại vI mạch tích hợp cao nhưng lại
tiéu ton it nang lượng
Thai nguyén 08/2008 Thiét ké vi mach VLSI - ASIC - FPGA
Trang 30Chương 2: Cong nghe CMOS
‘complementary’ (‘bu’), vi cac vi mach
CMOS sw dung ca hai loai tranzito PMOS
