BÁO cáo THÍ NGHIỆM MẠCH điện tử KIỂM CHỨNG MẠCH KHUẾCH đại VI SAI DÙNG BJT

TRƯỜNG ĐẠI HỌC BÁCH KHOA TP HCMBÁO CÁO THÍ NGHIỆM MẠCH ĐIỆN TỬ KIỂM CHỨNG MẠCH KHUẾCH ĐẠI VI SAI DÙNG BJT LỚP L01_NHÓM 03_HK 202 GVHD: NGUYỄN NGỌC KỲ SINH VIÊN THỰC HIỆN Link ghi âm ghi

TRƯỜNG ĐẠI HỌC BÁCH KHOA TP HCM

BÁO CÁO THÍ NGHIỆM MẠCH ĐIỆN TỬ

KIỂM CHỨNG MẠCH KHUẾCH ĐẠI VI SAI DÙNG BJT

LỚP L01_NHÓM 03_HK 202 GVHD: NGUYỄN NGỌC KỲ

SINH VIÊN THỰC HIỆN

Link ghi âm ghi hình các phiên google meet:

https://drive.google.com/file/d/188Gr48RwiZtXExTdaH8_BJOBMxGGlrzW/view?usp=sharing

1

I.Giới thiệu chung

1.Mục tiêu thí nghiệm

Kiểm chứng mạch khuếch đại vi sai dùng BJT

- Biết cách lắp mạch ghép BJT tạo thành mạch khuếch đại vi sai từ module thí nghiệm, hiểu

rõ nguyên lý hoạt động của mạch khuếch đại vi sai dùng BJT với điện trở RE ở cực phát và nguồn dòng ở cực phát

- Đảm bảo mạch có nguồn DC duy trì hoạt động, dùng máy đo đa năng đo được phân cực

DC của mạch và cách li thành phần DC với ngõ ra bằng cách ghép nối tụ điện

- Biết cách sử dụng máy phát sóng để tạo sóng ngõ vào phù hợp: điều chỉnh biên độ phù hợp, tần số dãy giữa để quan sát ngõ ra không méo dạng, biết cách tạo hai tín hiệu v1, v2 cùng pha, ngược pha từ những luật mạch cơ bản áp dụng trên module thí nghiệm theo yêu cầu của bài thí nghiệm

- Sử dụng hiệu quả dao động ký để quan sát sóng ngõ vào, ngõ ra, đọc được các giá trị đỉnh đỉnh trên dao động ký để phục vụ cho việc tính toán độ lợi áp

- Đo đạc, kiểm chứng độ lợi áp cách chung AC khi hai sóng ngõ vào chân B cùng pha, độlợi áp vi sai Ad khi hai sóng ngõ vào chân B ngược pha của cả hai mạch, so sánh với lý thuyết,rút ra nhận xét, đánh giá và giải thích về sự khác nhau giữa các kết quả

- Từ kết quả đo được độ lợi áp cách chung, độ lợi áp vi sai, tính được tỷ lệ triệt tín hiệu đồngpha CMRR

2 Phần mềm thí nghiệm: LTspice

3 Module thí nghiệm: BJTLABSN003

II Các thí nghiệm kiểm chứng

1 Mạch khuếch đại vi sai với R E là cực phát

1.1 Sơ đồ mạch thí nghiệm và các thông số cần kiểm chứng

- Nguyên lý hoạt động: Mạch gồm 2 BJT giống nhau về mọi thông số, ghép chung chân C, chân E, tín hiệu đầu vào đưa vào chân B, điện trở RE hồi tiếp âm giúp mạch luôn hoạt động ở chế độ tích cực, tín hiệu ngõ ra lấy ở chân C là khuếch đại hiệu giữa 2 tín hiệu đầu vào (tín hiệu bé)

2

Hình 1.1: Mạch khuếch đại vi sai với RE ở cực phát

- Sơ đồ tương đương:

1.2.Sơ đồ mạch thí nghiệm trên Ltspice

Phần 1: đo phân cực, các giá trị dòng áp tại điểm làm việc

Mạch đo độ lợi Ac

Kết quả đo Ac1

Kết quả đo Ac2

− 3|3

|−0.32018 + 0.32035| + |−0.32018 + 0.3205| + |−0.32018 + 0.31969|

=

AC= -0.32018 ± 0.0025

Phần 3: đo độ lợi áp vi sai Ad

Mạch đo độ lợi Ad

Kết quả đo Ad1

Kết quả đo Ad2

= 0.0322

⇒= 49.2017 ± 0.0322

- Phân tích đánh giá �

Sai số của độ lợi vi sai trong mô phỏng Ltspice có thể chấp nhận được nhưng trong thực

tế độ lợi vi sai còn phụ thuộc vào ℎ (một đại lượng thay đổi theo nhiệt độmôi trường) nên khi ta đo trong thực tế số liệu đo đạc có thể có chênh lệnh nhất định.

2 Mạch khuyếch đại vi sai với nguồn dòng ở cực phát

2.1 Sơ đồ mạch thí nghiệm và các giả thiết cần kiểm chứng

Nguyên lý hoạt động: Mạch gồm 2 BJT giống nhau về mọi thông số, ghép chung chân C, chân E, tín hiệu đầu vào đưa vào chân B, nguồn dòng ở chân E cung cấp dòng cho mạch luôn hoạt động

ở chế độ tích cực, tín hiệu ngõ ra lấy ở chân C là khuếch đại hiệu giữa 2 tín hiệu đầu vào (tín hiệu bé).

2.2 Sơ đồ mạch thí nghiệm trên LTspice

Phần 1: Đo phân cực, các giá trị dòng áp tại điểm làm việc

12

VCC op

0

Kết quả đọ đạc:

R1 tran 5m

Để đo Ac, ta cho vd 0

Kết quả đo đạc:

Lần 1

Lần 2

c3

Từ đó độ lợi cách chung trung bình:

R3 12k o

i1

R8 R7 C

B K

TP.

HC M

.

FEEE - BEE

C&M LAB

Vi

R1 1 SINE(0 50m

Q 1

v Av A v ; v

Lần 1

Lần 2

A Ad1 Ad 2 Ad 3

50,869 53, 59375 57, 779 54, 081

+ Khi ta thực hiện mô phỏng thì các thông số của BJT chính xác so với datasheet

của nhà sản xuất - hfe theo datasheet của BJT 2SD592 là 85 – 340 nhưng trong thực tế hfe là đại

lượng có thể thay đổi theo nhiệt độ nên khi số liệu đo đạc thực tế sẽ có sự chênh lệch nhất định

+ Nhìn chung các sai số khi đó phân cực tĩnh DC là ICQ không khác biệt lắm so

với tính toán trên lý thuyết

b) Độ lợi cách chung

Theo lý thuyết:

rV T 0, 025 2, 4305(k )